WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018064904) SUBSTRAT DE RÉSEAU, PANNEAU D’AFFICHAGE ET APPAREIL D’AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/064904    N° de la demande internationale :    PCT/CN2017/093152
Date de publication : 12.04.2018 Date de dépôt international : 17.07.2017
CIB :
H01L 27/12 (2006.01)
Déposants : BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015 (CN)
Inventeurs : LI, Pan; (CN).
CHENG, Hongfei; (CN).
XIAN, Jianbo; (CN).
QIAO, Yong; (CN)
Mandataire : CHINA SCIENCE PATENT & TRADEMARK AGENT LTD.; Suite 4-1105, No. 87, West 3rd Ring North Rd., Haidian District Beijing 100089 (CN)
Données relatives à la priorité :
201621104418.8 08.10.2016 CN
Titre (EN) ARRAY SUBSTRATE, DISPLAY PANEL AND DISPLAY APPARATUS
(FR) SUBSTRAT DE RÉSEAU, PANNEAU D’AFFICHAGE ET APPAREIL D’AFFICHAGE
(ZH) 一种阵列基板、显示面板及显示装置
Abrégé : front page image
(EN)An array substrate, a display panel and a display apparatus, which relate to the field of displays. The array substrate comprises: a first signal wire (S1) and a second signal wire (S2), and a first TFT (1) and a second TFT (2) which are electrically connected to the first signal wire (S1) and the second signal wire (S2); the first TFT (1) comprises a first conducting layer (C) and a second conducting layer (F) which are electrically connected by means of a first through hole (I), and the second TFT (2) comprises a third conducting layer (D) and a fourth conducting layer (G) which are electrically connected by means of a second through hole (Q); the first conducting layer (C) is connected to the first signal wire (S1), and the third conducting layer (D) is connected to the second signal wire (S2); a gate electrode (13) of the first TFT (1) is positioned on the first conducting layer (C), a source electrode (11) thereof is positioned on the second conducting layer (F), and a drain electrode (12) thereof is positioned on the fourth conducting layer (G); a gate electrode (23) of the second TFT (2) is positioned on the third conducting layer (D), a drain electrode (21) thereof is positioned on the second conducting layer (F), and a source electrode (22) thereof is positioned on the fourth conducting layer (G). The array substrate may reduce the width of a frame.
(FR)Un substrat de réseau, un panneau d'affichage et un appareil d'affichage se rapportent au domaine des dispositifs d'affichage. Le substrat de réseau comprend : un premier fil de transmission (S1) et un second fil de transmission (S2), et un premier TFT (1) et un second TFT (2) qui sont électriquement connectés au premier fil de transmission (S1) et au second fil de transmission (S2); le premier TFT (1) comprend une première couche conductrice (C) et une deuxième couche conductrice (F) qui sont électriquement connectées au moyen d'un premier trou traversant (I), et le second TFT (2) comprend une troisième couche conductrice (D) et une quatrième couche conductrice (G) qui sont électriquement connectées au moyen d'un second trou traversant (Q); la première couche conductrice (C) est connectée au premier fil de transmission (S1), et la troisième couche conductrice (D) est connectée au deuxième fil de transmission (S2); une électrode de grille (13) du premier TFT (1) est positionnée sur la première couche conductrice (C), une électrode de source (11) de celui-ci est positionnée sur la deuxième couche conductrice (F), et une électrode de drain (12) de celui-ci est positionnée sur la quatrième couche conductrice (G); une électrode de grille (23) du second TFT (2) est positionnée sur la troisième couche conductrice (D), une électrode de drain (21) de celui-ci est positionnée sur la deuxième couche conductrice (F), et une électrode de source (22) de celui-ci est positionnée sur la quatrième couche conductrice (G). Le substrat de réseau peut réduire la largeur d'une trame.
(ZH)一种阵列基板、显示面板及显示装置,属于显示领域。所述阵列基板包括:第一信号线(S1)和第二信号线(S2)、与所述第一信号线(S1)和所述第二信号线(S2)电性连接的第一TFT(1)和第二TFT(2);所述第一TFT(1)包括通过第一过孔(I)电性连接的第一导电层(C)和第二导电层(F),所述第二TFT(2)包括通过第二过孔(Q)电性连接的第三导电层(D)和第四导电层(G);所述第一导电层(C)与所述第一信号线(S1)连接,所述第三导电层(D)与所述第二信号线(S2)连接;所述第一TFT(1)的栅极(13)位于所述第一导电层(C)上,源极(11)位于所述第二导电层(F)上、漏极(12)位于所述第四导电层(G)上;所述第二TFT(2)的栅极(23)位于所述第三导电层(D)上,漏极(21)位于所述第二导电层(F)上、源极(22)位于所述第四导电层(G)上。该阵列基板可以减小边框的宽度。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)