Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018064419) COMMANDE D'ACCÈS À UNE LOGIQUE PRÉALABLEMENT MÉMORISÉE DANS UN DISPOSITIF LOGIQUE RECONFIGURABLE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/064419 N° de la demande internationale : PCT/US2017/054180
Date de publication : 05.04.2018 Date de dépôt international : 28.09.2017
CIB :
G06F 15/78 (2006.01) ,G06F 21/00 (2013.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
15
Calculateurs numériques en général; Équipement de traitement de données en général
76
Architectures de calculateurs universels à programmes enregistrés
78
comprenant une seule unité centrale
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
21
Dispositions de sécurité pour protéger les calculateurs, leurs composants, les programmes ou les données contre une activité non autorisée
Déposants :
AMAZON TECHNOLOGIES, INC. [US/US]; P.O. Box 81226 Seattle, WA 98108-1226, US
Inventeurs :
DAVIS, Mark, Bradley; US
IZENBERG, Erez; US
JOHNSON, Robert, Michael; US
KHAN, Asif; US
ATTA, Islam Mohamed, Hatem Abdulfattah Mohamed; US
BSHARA, Nafea; US
PETTEY, Christopher, Joseph; US
Mandataire :
SCOTTI, Robert, F.; US
Données relatives à la priorité :
15/282,14830.09.2016US
Titre (EN) CONTROLLING ACCESS TO PREVIOUSLY-STORED LOGIC IN A RECONFIGURABLE LOGIC DEVICE
(FR) COMMANDE D'ACCÈS À UNE LOGIQUE PRÉALABLEMENT MÉMORISÉE DANS UN DISPOSITIF LOGIQUE RECONFIGURABLE
Abrégé :
(EN) Methods and apparatus are disclosed for securely erasing partitions of reconfigurable logic devices such as FPGAs in a multi-tenant server environment. In one example, a method of securely erasing an FPGA includes identifying one partition of previously-programmed resources in the FPGA, erasing the identified partition by storing new values in memory or storage elements of the identified partition, and storing new values in memory or storage elements of additional external resources electrically connected to the integrated circuit and associated with the identified partition. Thus, other partitions and subsequent users of the identified partition are prevented from accessing the securely erased data. A configuration circuit, accessible by a host computer via DMA, can be programmed into the FPGA reconfigurable logic for performing the disclosed erasing operations.
(FR) L'invention concerne des procédés et un appareil permettant d'effacer de manière sécurisée des partitions de dispositifs logiques reconfigurables tels que des FPGA dans un environnement de serveur à locataires multiples. Dans un exemple, un procédé d'effacement sécurisé d'un FPGA comprend l'identification d'une partition de ressources préalablement programmées dans le FPGA, l'effacement de la partition identifiée en mémorisant de nouvelles valeurs dans des éléments de mémoire de la partition identifiée, et la mémorisation de nouvelles valeurs dans des éléments de mémoire de ressources externes supplémentaires connectées électriquement au circuit intégré et associées à la partition identifiée. Ainsi, d'autres partitions et des utilisateurs ultérieurs de la partition identifiée sont empêchés d'accéder aux données effacées de manière sécurisée. Un circuit de configuration, accessible par un ordinateur hôte par l'intermédiaire d'un DMA, peut être programmé dans la logique reconfigurable FPGA pour effectuer les opérations d'effacement décrites.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)