Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018063830) INTERCONNEXION D'UNE PUCE INTÉGRÉE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/063830 N° de la demande internationale : PCT/US2017/051852
Date de publication : 05.04.2018 Date de dépôt international : 15.09.2017
CIB :
H01L 25/07 (2006.01) ,H01L 23/00 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
03
les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes H01L27/-H01L51/132
04
les dispositifs n'ayant pas de conteneurs séparés
07
les dispositifs étant d'un type prévu dans le groupe H01L29/81
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
Déposants :
ALTERA CORPORATION [US/US]; 101 Innovation Drive San Jose, California 95134, US
Inventeurs :
FOO, Loke Yip; MY
CHEE, Choong Kooi; MY
CHIN, Mei See; MY
LEE, Wai Ling; MY
OO, Wei Lun; MY
Mandataire :
OSTERHAUS, Matthew G.; US
FLETCHER, Michael G.; US
YODER, Patrick S.; US
MANWARE, Robert A.; US
POWELL, W. Allen; US
SWANSON, Tait R.; US
RARIDEN, John M.; US
SINCLAIR, JR., Steven J.; US
DOOLEY, Matthew C.; US
KANTOR, Andrew L.; US
HENWOOD, Matthew C.; US
Données relatives à la priorité :
15/278,28928.09.2016US
Titre (EN) INTERCONNECTION OF AN EMBEDDED DIE
(FR) INTERCONNEXION D'UNE PUCE INTÉGRÉE
Abrégé :
(EN) Devices and methods related to an integrated circuit device are provided. The integrated circuit device includes a mother die and a daughter die, in which the daughter die embedded is in a substrate of the integrated circuit device. Micro bumps of the mother die and the daughter die interface together to form a direct down connection between the mother die and the daughter die.
(FR) L'invention concerne des dispositifs et des procédés associés à un dispositif à circuit intégré. Le dispositif à circuit intégré comprend une puce mère et une puce fille, la puce fille étant incorporée dans un substrat du dispositif à circuit intégré. Des micro-bosses de la puce mère et de la puce fille sont en interface pour former ensemble une connexion descendante directe entre la puce mère et la puce fille.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)