Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018063703) INSTRUCTION ET LOGIQUE POUR DÉTECTION DE SOUPASSEMENT PRÉCOCE ET DÉRIVATION D'ARRONDI
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/063703 N° de la demande internationale : PCT/US2017/049336
Date de publication : 05.04.2018 Date de dépôt international : 30.08.2017
CIB :
G06F 7/499 (2006.01) ,G06F 7/487 (2006.01)
[IPC code unknown for G06F 7/499][IPC code unknown for G06F 7/487]
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054-1549, US
Inventeurs :
RUBANOVICH, Simon; IL
PONS, Thierry; IL
SPERBER, Zeev; IL
GRADSTEIN, Amit; IL
Mandataire :
KOMENDA, J. Kyle; US
Données relatives à la priorité :
15/280,32429.09.2016US
Titre (EN) INSTRUCTION AND LOGIC FOR EARLY UNDERFLOW DETECTION AND ROUNDER BYPASS
(FR) INSTRUCTION ET LOGIQUE POUR DÉTECTION DE SOUPASSEMENT PRÉCOCE ET DÉRIVATION D'ARRONDI
Abrégé :
(EN) A processor for floating point underflow detection includes circuitry to decode a first instruction and a floating point unit. The decoded instruction, when executed by the processor, may be for performing a fused multiply-add (FMA) operation. The floating point unit includes circuitry to determine a non-normalized result of the first instruction based on a first input, a second input, and a third input. The floating point unit further includes circuitry to determine whether underflow exists in the non-normalized result based on a first exponent of the first input, a second exponent of the second input, and a third exponent of the third input.
(FR) La présente invention concerne un processeur pour la détection de soupassement de virgule flottante, qui comprend des circuits pour décoder une première instruction et une unité à virgule flottante. L'instruction décodée, lorsqu'elle est exécutée par le processeur, peut permettre l'exécution d'une opération de multiplication-addition fusionnée (FMA). L'unité à virgule flottante comprend des circuits pour déterminer un résultat non normalisé de la première instruction sur la base d'une première entrée, d'une deuxième entrée et d'une troisième entrée. L'unité à virgule flottante comprend en outre des circuits pour déterminer si un soupassement existe dans le résultat non normalisé sur la base d'un premier exposant de la première entrée, d'un deuxième exposant de la deuxième entrée, et d'un troisième exposant de la troisième entrée.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)