WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018063687) CONDENSATEUR À VIAS SUR LE BOÎTIER NON PLANAIRE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/063687    N° de la demande internationale :    PCT/US2017/049226
Date de publication : 05.04.2018 Date de dépôt international : 29.08.2017
CIB :
H01L 49/02 (2006.01), H01L 21/768 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventeurs : HUA, Fay; (US).
RAWLINGS, Brandon; (US).
DOGIAMIS, Georgios C.; (US).
KAMGAING, Telesphor; (US)
Mandataire : BERNADICOU, Michael A.; (US).
AUYEUNG, Al; (US).
BLAIR, Steven R.; (US).
BLANK, Eric S.; (US).
BRASK, Justin K.; (US).
COFIELD, Michael A.; (US).
DANSKIN, Timothy A.; (US).
GARTHWAITE, Martin S.; (US).
HALEVA, Aaron S.; (US).
MAKI, Nathan R.; (US).
MARLINK, Jeffrey S.; (US).
MOORE, Michael S.; (US).
PARKER, Wesley E.; (US).
PUGH, Joseph A.; (US).
RASKIN, Vladimir; (US).
STRAUSS, Ryan N.; (US).
WANG, Yuke; (US).
YATES, Steven D.; (US)
Données relatives à la priorité :
15/283,352 01.10.2016 US
Titre (EN) NON-PLANAR ON-PACKAGE VIA CAPACITOR
(FR) CONDENSATEUR À VIAS SUR LE BOÎTIER NON PLANAIRE
Abrégé : front page image
(EN)Embodiments are generally directed to non-planar on-package via capacitor. An embodiment of an embedded capacitor includes a first plate that is formed in a package via; a dielectric layer that is applied on the first plate; and a second plate that is formed in a cavity in the dielectric layer, wherein the first plate and the second plate are non-planar plates.
(FR)Des modes de réalisation concernent de manière générale un condensateur à vias sur le boîtier non planaire. Un mode de réalisation d'un condensateur intégré comprend une première plaque qui est formée dans un via de boîtier; une couche diélectrique qui est appliquée sur la première plaque; et une seconde plaque qui est formée dans une cavité dans la couche diélectrique, la première plaque et la seconde plaque étant des plaques non planaires.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)