WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018063686) SYSTÈMES, PROCÉDÉS ET APPAREILS POUR METTRE EN ŒUVRE UNE FUSION TARDIVE DE CARACTÉRISTIQUES DE PROCESSEUR À L'AIDE D'UNE MÉMOIRE NON VOLATILE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/063686    N° de la demande internationale :    PCT/US2017/049224
Date de publication : 05.04.2018 Date de dépôt international : 29.08.2017
CIB :
H01L 25/16 (2006.01), H01L 25/18 (2006.01), H01L 23/66 (2006.01), H01L 27/115 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventeurs : SRINIVASAN, Vasudevan; (US).
BORKOWSKI, Daniel G.; (US)
Mandataire : BERNADICOU, Michael A.; (US).
AUYEUNG, Al; (US).
BLAIR, Steven R.; (US).
BLANK, Eric S.; (US).
BRASK, Justin K.; (US).
COFIELD, Michael A.; (US).
DANSKIN, Timothy A.; (US).
GARTHWAITE, Martin S.; (US).
HALEVA, Aaron S.; (US).
MAKI, Nathan R.; (US).
MARLINK, Jeffrey S.; (US).
MOORE, Michael S.; (US).
PARKER, Wesley E.; (US).
PUGH, Joseph A.; (US).
RASKIN, Vladimir; (US).
STRAUSS, Ryan N.; (US).
WANG, Yuke; (US).
YATES, Steven D.; (US)
Données relatives à la priorité :
15/283,364 01.10.2016 US
Titre (EN) SYSTEMS, METHODS, AND APPARATUSES FOR IMPLEMENTING LATE FUSING OF PROCESSOR FEATURES USING A NON-VOLATILE MEMORY
(FR) SYSTÈMES, PROCÉDÉS ET APPAREILS POUR METTRE EN ŒUVRE UNE FUSION TARDIVE DE CARACTÉRISTIQUES DE PROCESSEUR À L'AIDE D'UNE MÉMOIRE NON VOLATILE
Abrégé : front page image
(EN)In accordance with disclosed embodiments, there are provided systems, methods, and apparatuses for implementing late fusing of processor features using a non-volatile memory. For instance, there is disclosed in accordance with one embodiment a functional semiconductor package, including: a processor core configurable via a plurality of configuration registers; a non-volatile storage, in which a first portion of the non-volatile storage includes permanently lockable storage that once written cannot be overwritten or modified, and in which a second portion of the non-volatile storage includes the plurality of configuration registers; a first write interface to the non-volatile storage, in which the permanently lockable storage of the non-volatile storage is wirelessly writable externally from the functional semiconductor package via the first write interface; a second write interface to the non-volatile storage through which the plurality of configuration registers are writable; configuration data for the processor core written wirelessly into the permanently lockable storage of the non-volatile storage; and in which the configuration data is distributed into the plurality of configuration registers via the second write interface at every boot of the functional semiconductor package. Other related embodiments are disclosed.
(FR)La présente invention concerne, conformément à des modes de réalisation décrits, des procédés et des appareils pour mettre en œuvre une fusion tardive de caractéristiques de processeur à l'aide d'une mémoire non volatile. Par exemple, l'invention concerne, selon un mode de réalisation, un boîtier de semi-conducteur fonctionnel, comprenant : un cœur de processeur configurable par l'intermédiaire d'une pluralité de registres de configuration ; une mémoire non volatile, dans laquelle une première partie de la mémoire non volatile comprend un stockage à verrouillage permanent qui, une fois écrit, ne peut pas être écrasé ou modifié, et dans lequel une seconde partie de la mémoire non volatile comprend la pluralité de registres de configuration ; une première interface d'écriture pour la mémoire non volatile, dans laquelle le stockage à verrouillage permanent de la mémoire non volatile est inscriptible sans fil à l'extérieur à partir du boîtier de semi-conducteur fonctionnel par l'intermédiaire de la première interface d'écriture ; une seconde interface d'écriture à la mémoire non volatile grâce à laquelle la pluralité de registres de configuration sont inscriptibles ; des données de configuration pour le cœur de processeur écrites sans fil dans le stockage à verrouillage permanent de la mémoire non volatile ; et dans laquelle les données de configuration sont distribuées dans la pluralité de registres de configuration par l'intermédiaire de la seconde interface d'écriture à chaque démarrage du boîtier de semi-conducteur fonctionnel. L'invention concerne également d'autres modes de réalisation associés.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)