Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018063584) SYSTÈMES ET PROCÉDÉS DE DÉTECTION ET D'ATTÉNUATION DE VERROUILLAGE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/063584 N° de la demande internationale : PCT/US2017/047906
Date de publication : 05.04.2018 Date de dépôt international : 22.08.2017
CIB :
G06F 1/28 (2006.01) ,G06F 1/30 (2006.01) ,H01L 27/092 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
1
Détails non couverts par les groupes G06F3/-G06F13/89
26
Alimentation en énergie électrique, p.ex. régulation à cet effet
28
Surveillance, p.ex. détection des pannes d'alimentation par franchissement de seuils
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
1
Détails non couverts par les groupes G06F3/-G06F13/89
26
Alimentation en énergie électrique, p.ex. régulation à cet effet
30
Moyens pour agir en cas de panne ou d'interruption d'alimentation
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
08
comprenant uniquement des composants semi-conducteurs d'un seul type
085
comprenant uniquement des composants à effet de champ
088
les composants étant des transistors à effet de champ à porte isolée
092
Transistors à effet de champ métal-isolant-semi-conducteur complémentaires
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, CA 95054, US
Inventeurs :
VANDAM, Clark; US
KUMAR, Suriya; US
SINDIA, Suraj; US
ASCAZUBI, Ricardo; US
SHIROTA, Curtis; US
Mandataire :
SHIEH, Wei-Jun; US
Données relatives à la priorité :
15/283,08430.09.2016US
Titre (EN) SYSTEMS AND METHODS FOR LATCH-UP DETECTION AND MITIGATION
(FR) SYSTÈMES ET PROCÉDÉS DE DÉTECTION ET D'ATTÉNUATION DE VERROUILLAGE
Abrégé :
(EN) Systems and methods for latch-up detection and mitigation. One aspect includes a method implemented in a system divided into a plurality of power blocks, where each power block is powered by a corresponding power rail and includes a voltage droop monitoring circuitry. The method comprises receiving frequency information from the plurality of voltage droop monitoring circuitries; normalizing the received frequency information from each of the plurality of voltage droop monitoring circuitries; creating a matrix of cross-correlation values based on the normalized frequency information between each pair of the plurality of power blocks; determining deviations in the cross-correlation values indicating an occurrence of voltage droop; determining an abnormal variation based on the determined deviations to identify a first power block, out of the plurality of power blocks, experiencing a latch-up event; and resetting power to the first power block without interrupting power to rest of the plurality of power blocks.
(FR) L'invention concerne des systèmes et des procédés de détection et d'atténuation de verrouillage. Un aspect comprend un procédé mis en œuvre dans un système divisé en une pluralité de blocs d'alimentation, chaque bloc d'alimentation étant alimenté par un rail d'alimentation correspondant et comprenant un circuit de surveillance de chute de tension. Le procédé consiste à recevoir des informations de fréquence en provenance de la pluralité de circuits de surveillance de chute de tension ; à normaliser les informations de fréquence reçues en provenance de chaque circuit de surveillance de chute de tension de la pluralité de circuits de surveillance de chute de tension ; à créer une matrice de valeurs de corrélation croisée en fonction des informations de fréquence normalisées entre chaque paire de la pluralité de blocs d'alimentation ; à déterminer des écarts dans les valeurs de corrélation croisée indiquant une occurrence de chute de tension ; à déterminer une variation anormale en fonction des écarts déterminés afin d'identifier un premier bloc d'alimentation, parmi la pluralité de blocs d'alimentation, subissant un événement de verrouillage ; et à réinitialiser l'alimentation au niveau du premier bloc d'alimentation sans interrompre l'alimentation du reste de la pluralité de blocs d'alimentation.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)