Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018063571) TECHNOLOGIES DE GESTION DE MÉMOIRE ORIENTÉE OBJET AVEC SEGMENTATION ÉTENDUE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/063571 N° de la demande internationale : PCT/US2017/047541
Date de publication : 05.04.2018 Date de dépôt international : 18.08.2017
CIB :
G06F 13/16 (2006.01) ,G06F 12/02 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13
Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
14
Traitement de demandes d'interconnexion ou de transfert
16
pour l'accès au bus de mémoire
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12
Accès, adressage ou affectation dans des systèmes ou des architectures de mémoire
02
Adressage ou affectation; Réadressage
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventeurs :
LEMAY, Michael; US
HUNTLEY, Barry E.; US
SAHITA, Ravi L.; US
Mandataire :
KELLETT, Glen M.; US
Données relatives à la priorité :
15/283,31701.10.2016US
Titre (EN) TECHNOLOGIES FOR OBJECT-ORIENTED MEMORY MANAGEMENT WITH EXTENDED SEGMENTATION
(FR) TECHNOLOGIES DE GESTION DE MÉMOIRE ORIENTÉE OBJET AVEC SEGMENTATION ÉTENDUE
Abrégé :
(EN) Technologies for memory management with memory protection extension include a computing device having a processor with one or more protection extensions. The processor may load a logical address including a segment base, effective limit, and effective address and generate a linear address as a function of the logical address with the effective limit as a mask. The processor may switch to a new task described by a task state segment extension. The task state extension may specify a low-latency segmentation mode. The processor may prohibit access to a descriptor in a local descriptor table with a descriptor privilege level lower than the current privilege level of the processor. The computing device may load a secure enclave using secure enclave support of the processor. The secure enclave may load an unsandbox and a sandboxed application in a user privilege level of the processor. Other embodiments are described and claimed.
(FR) L'invention concerne des technologies de gestion de mémoire avec extension de protection de mémoire comprenant un dispositif informatique ayant un processeur avec une ou plusieurs extensions de protection. Le processeur peut charger une adresse logique comprenant une base de segment, une limite effective et une adresse effective et générer une adresse linéaire en fonction de l'adresse logique avec la limite effective comme masque. Le processeur peut commuter vers une nouvelle tâche décrite par une extension de segment d'état de tâche. L'extension d'état de tâche peut spécifier un mode de segmentation à faible latence. Le processeur peut interdire l'accès à un descripteur dans une table de descripteur local avec un niveau de privilège de descripteur inférieur au niveau de privilège courant du processeur. Le dispositif informatique peut charger une enclave sécurisée à l'aide d'un support d'enclave sécurisé d'un processeur. L'enclave sécurisée peut charger une application non exécutée dans une sandbox et une application exécutée dans une sandbox dans un niveau de privilège utilisateur du processeur. L'invention concerne également d'autres modes de réalisation.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)