Recherche dans les collections de brevets nationales et internationales

1. (WO2018063446) CELLULE DE MÉMOIRE RÉSISTIVE À ACCÈS ALÉATOIRE AVEC TROIS TRANSISTORS ET DEUX ÉLÉMENTS DE MÉMOIRE RÉSISTIFS

Pub. No.:    WO/2018/063446    International Application No.:    PCT/US2017/031795
Publication Date: Fri Apr 06 01:59:59 CEST 2018 International Filing Date: Wed May 10 01:59:59 CEST 2017
IPC: G11C 13/00
Applicants: MICROSEMI SOC CORP.
Inventors: MCCOLLUM, John, L.
HECHT, Volker
Title: CELLULE DE MÉMOIRE RÉSISTIVE À ACCÈS ALÉATOIRE AVEC TROIS TRANSISTORS ET DEUX ÉLÉMENTS DE MÉMOIRE RÉSISTIFS
Abstract:
L'invention concerne un réseau de cellules de ReRAM ayant des rangées et des colonnes et comprenant des première et seconde lignes de bits complémentaires pour chaque rangée, des première, deuxième et troisième lignes de mots pour chaque colonne et une ligne de bits de source pour chaque rangée. Une cellule de ReRAM au niveau de chaque rangée et colonne comprend un premier élément de mémoire résistif, sa première extrémité étant reliée à la première ligne de bits complémentaire de sa rangée, un transistor à canal p, sa source étant reliée à une seconde extrémité du premier élément de mémoire résistif, son drain étant relié à un nœud de commutation, sa grille étant reliée à la première ligne de mots de sa colonne, un second élément de mémoire résistif, sa première extrémité étant reliée à la seconde ligne de bits complémentaire de sa rangée, un transistor à canal n, sa source étant reliée à une seconde extrémité du second élément de mémoire résistif, son drain étant relié au nœud de commutation, sa grille étant reliée à la seconde ligne de mots de sa colonne, et un transistor de programmation ayant un drain relié au nœud de commutation, une source reliée à la ligne de bits de source de sa rangée et une grille reliée à la troisième ligne de mots de sa colonne.