WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018063409) DISPOSITIFS VERTICAUX DU GROUPE III-N ET LEURS PROCÉDÉS DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/063409    N° de la demande internationale :    PCT/US2016/055059
Date de publication : 05.04.2018 Date de dépôt international : 30.09.2016
CIB :
H01L 29/778 (2006.01), H01L 29/78 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventeurs : DASGUPTA, Sansaptak; (US).
THEN, Han Wui; (US).
RADOSAVLJEVIC, Marko; (US).
AGABABOV, Pavel M.; (US)
Mandataire : BRASK, Justin, K.; (US)
Données relatives à la priorité :
Titre (EN) VERTICAL GROUP III-N DEVICES AND THEIR METHODS OF FABRICATION
(FR) DISPOSITIFS VERTICAUX DU GROUPE III-N ET LEURS PROCÉDÉS DE FABRICATION
Abrégé : front page image
(EN)A semiconductor transistor structure is described. In an example, the semiconductor transistor includes a group III-N semiconductor material disposed on a doped buffer layer, above a substrate. A polarization charge inducing layer is disposed on and conformal with the sloped sidewalls and a planar uppermost surface of the group III-N semiconductor material. A gate structure is disposed on the sloped sidewalls. A source contact is formed on an uppermost portion of the polarization charge inducing layer. A drain region is formed adjacent to the doped buffer layer. An insulator layer is disposed on the drain region and separates the gate structure from the drain region.
(FR)L’invention concerne une structure de transistor à semi-conducteur. Selon un exemple, le transistor à semi-conducteur comprend un matériau semi-conducteur du groupe III-N disposé sur une couche tampon dopée, au-dessus d'un substrat. Une couche induisant une charge de polarisation est disposée de façon à s'y conformer sur les parois latérales inclinées, ainsi que sur une surface supérieure plane du matériau semi-conducteur du groupe III-N. Une structure de grille est disposée sur les parois latérales inclinées. Un contact de source est formé sur une partie supérieure de la couche d'induction de charge de polarisation. Une zone de drain est formée adjacente à la couche tampon dopée. Une couche isolante est disposée sur la zone de drain et sépare la structure de grille de la zone de drain.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)