Recherche dans les collections de brevets nationales et internationales

1. (WO2018063331) MOTIF DE REMPLISSAGE POUR AMÉLIORER LA MARGE DE TRAITEMENT PAR FAISCEAU ÉLECTRONIQUE

Pub. No.:    WO/2018/063331    International Application No.:    PCT/US2016/054802
Publication Date: Fri Apr 06 01:59:59 CEST 2018 International Filing Date: Sat Oct 01 01:59:59 CEST 2016
IPC: G03F 7/20
H01L 21/027
G03F 1/74
G03F 7/00
Applicants: INTEL CORPORATION
Inventors: TANDON, Shakul
PHILLIPS, Mark C.
OGADHOH, Shem O.
SWANSON, John A.
Title: MOTIF DE REMPLISSAGE POUR AMÉLIORER LA MARGE DE TRAITEMENT PAR FAISCEAU ÉLECTRONIQUE
Abstract:
L'invention concerne des appareils lithographiques convenant à la lithographie à faisceau d'électrons complémentaire (CEBL). Dans un exemple, un procédé de formation d'un motif pour une structure de semi-conducteur consiste à former un motif de lignes parallèles au-dessus d'un substrat. Le procédé comprend également l'alignement du substrat dans un outil à faisceau électronique pour fournir au motif de lignes parallèles parallèles une direction de balayage de l'outil à faisceau électronique. L'outil à faisceau électronique comprend une colonne possédant un réseau d'ouvertures à blanker (BAA) comportant une paire décalée de colonnes d'ouvertures le long d'une direction de réseau orthogonale à la direction de balayage. Le procédé comprend également la formation d'un motif de découpes ou de trous d'interconnexion dans le motif de lignes parallèles ou au-dessus de celui-ci pour fournir des ruptures de ligne pour le motif de lignes parallèles par balayage du substrat dans la direction de balayage. Un courant cumulé à travers la colonne a une valeur de courant cumulative non nulle et sensiblement uniforme tout au long du balayage.