Recherche dans les collections de brevets nationales et internationales

1. (WO2018063323) ARCHITECTURES DE TROUS D'INTERCONNEXION ET DE FICHES POUR INTERCONNEXIONS DE CIRCUITS INTÉGRÉS ET PROCÉDÉS DE FABRICATION ASSOCIÉS

Pub. No.:    WO/2018/063323    International Application No.:    PCT/US2016/054770
Publication Date: Fri Apr 06 01:59:59 CEST 2018 International Filing Date: Sat Oct 01 01:59:59 CEST 2016
IPC: H01L 21/768
Applicants: INTEL CORPORATION
Inventors: GULER, Leonard P.
WALLACE, Charles H.
NYHUS, Paul A.
Title: ARCHITECTURES DE TROUS D'INTERCONNEXION ET DE FICHES POUR INTERCONNEXIONS DE CIRCUITS INTÉGRÉS ET PROCÉDÉS DE FABRICATION ASSOCIÉS
Abstract:
L'invention concerne des procédés et des architectures pour former des fiches de lignes métalliques qui définissent des séparations entre deux extrémités de lignes métalliques, et pour former des trous d'interconnexion qui interconnectent les lignes métalliques à un contact sous-jacent. Les fiches de lignes sont présentes dans le plan avec les lignes métalliques tandis que les trous d'interconnexion reliant les lignes sont sur un plan sous-jacent. Un réticule ou plaque lithographique qui imprime des lignes selon un pas (P) donné peut être utilisé(e) de multiples fois, par exemple à chaque fois avec une technique de formation de motifs par réduction de pas de moitié (P/2) ou par quartage de pas (P/4), pour définir à la fois des extrémités de lignes métalliques et des trous d'interconnexion de lignes métalliques. Un masque de réseau unidimensionnel (1D) peut être utilisé conjointement avec des structures de masquage à réseau transversal (orthogonal) qui sont également aptes à effectuer des techniques de division de pas.