WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018063262) FILTRAGE DE BRUIT AU NIVEAU DU BOÎTIER DESTINÉ À L'ATTÉNUATION DE PERTURBATIONS ÉLECTROMAGNÉTIQUES ET RADIOÉLECTRIQUES (EMI/RFI)
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/063262 N° de la demande internationale : PCT/US2016/054556
Date de publication : 05.04.2018 Date de dépôt international : 29.09.2016
CIB :
H01L 23/552 (2006.01) ,H01L 23/64 (2006.01) ,H01L 23/00 (2006.01) ,H01L 23/66 (2006.01)
Déposants : INTEL CORPORATION[US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventeurs : HSU, Hao-Han; US
HAN, Dong-Ho; US
WACHTMAN, Steven C.; US
KUHLMANN, Ryan K.; US
Mandataire : BRASK, Justin, K.; US
Données relatives à la priorité :
Titre (EN) PACKAGE-LEVEL NOISE FILTERING FOR EMI RFI MITIGATION
(FR) FILTRAGE DE BRUIT AU NIVEAU DU BOÎTIER DESTINÉ À L'ATTÉNUATION DE PERTURBATIONS ÉLECTROMAGNÉTIQUES ET RADIOÉLECTRIQUES (EMI/RFI)
Abrégé : front page image
(EN) A semiconductor package and a packaged electronic device are described. The semiconductor package has a foundation layer and a planar filtering circuit. The circuit is formed in the foundation layer to provide EMI/RFI mitigation. The circuit has one or more conductive traces that are patterned to form an equivalent circuit of inductors and capacitors. The one or more conductive traces include planar metal shapes, such as meanders, loops, inter-digital fingers, and patterned shapes, to reduce the z-height of the package. The packaged electronic device has a semiconductor die, a foundation layer, a motherboard, a package, and the circuit. The circuit removes undesirable interferences generated from the semiconductor die. The circuit has a z-height that is less than a z-height of solder balls used to attach the foundation layer to the motherboard. A method of forming a planar filtering circuit in a foundation layer is also described.
(FR) La présente invention concerne un boîtier de semi-conducteur et un dispositif électronique sous boîtier. Le boîtier de semi-conducteur comporte une couche de fondation et un circuit de filtrage planaire. Le circuit est formé dans la couche de fondation en vue d'assurer l'atténuation EMI/RFI. Le circuit comporte une ou plusieurs traces conductrices qui sont structurées en vue de former un circuit équivalent d'inducteurs et de condensateurs. Lesdites traces conductrices comprennent des formes métalliques planaires, telles que des méandres, des boucles, des doigts interdigités, et des formes à motifs, en vue de réduire la hauteur z du boîtier. Le dispositif électronique sous boîtier comporte une puce semi-conductrice, une couche de fondation, une carte mère, un boîtier et le circuit. Le circuit élimine des interférences indésirables générées à partir de la puce semi-conductrice. Le circuit comporte une hauteur z qui est inférieure à une hauteur z de billes de soudure utilisées en vue de fixer la couche de fondation à la carte mère. L'invention concerne également un procédé de formation d'un circuit de filtrage planaire dans une couche de fondation.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)