Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018063207) CELLULE DE MÉMOIRE VIVE RÉSISTIVE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2018/063207 N° de la demande internationale : PCT/US2016/054299
Date de publication : 05.04.2018 Date de dépôt international : 29.09.2016
CIB :
H01L 45/00 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
45
Dispositifs à l'état solide spécialement adaptés pour le redressement, l'amplification, la production d'oscillations ou la commutation, sans barrière de potentiel ni barrière de surface, p.ex. triodes diélectriques; Dispositifs à effet Ovshinsky; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054-1549, US
Inventeurs :
MAJHI, Prashant; US
KARPOV, Elijah V.; US
MUKHERJEE, Niloy; US
CLARKE, James S.; US
PILLARISETTY, Ravi; US
Mandataire :
PEMBERTON, John D.; US
Données relatives à la priorité :
Titre (EN) RESISTIVE RANDOM ACCESS MEMORY CELL
(FR) CELLULE DE MÉMOIRE VIVE RÉSISTIVE
Abrégé :
(EN) Substrates, assemblies, and techniques for enabling a resistive random access memory cell are disclosed herein. For example, in some embodiments, a device may include a source junction, a gate, a drain junction, a semiconductor located below the gate and between the source junction and the drain junction, and an insulator located below the semiconductor. The semiconductor can be used to tune a terminal voltage (Vt). In an example, the semiconductor is an extremely thin silicon on an insulator. In another example, the semiconductor is a fully depleted silicon on insulator or an extremely thin silicon on an insulator.
(FR) L'invention concerne des substrats, des assemblages et des techniques pour permettre une cellule de mémoire vive résistive. Par exemple, dans certains modes de réalisation, un dispositif peut comprendre une jonction de source, une grille, une jonction de drain, un semi-conducteur situé au-dessous de la grille et entre la jonction de source et la jonction de drain, et un isolant situé au-dessous du semi-conducteur. Le semi-conducteur peut être utilisé pour accorder une tension de borne (Vt) Dans un exemple, le semi-conducteur est un silicium extrêmement mince sur un isolant. Dans un autre exemple, le semi-conducteur est un silicium entièrement appauvri sur un isolant ou un silicium extrêmement mince sur un isolant.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)