Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018063194) SYSTÈMES, PROCÉDÉS ET DISPOSITIFS D'ISOLATION POUR FUITE DE SOUS-AILETTE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2018/063194 N° de la demande internationale : PCT/US2016/054196
Date de publication : 05.04.2018 Date de dépôt international : 28.09.2016
CIB :
H01L 29/10 (2006.01) ,H01L 29/66 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02
Corps semi-conducteurs
06
caractérisés par leur forme; caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
10
avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission Boulevard Santa Clara, California 95054, US
Inventeurs :
CHU-KUNG, Benjamin; US
LE, Van; US
SUNG, Seung Hoon; US
KAVALIEROS, Jack; US
AGRAWAL, Ashish; US
KENNEL, Harold; US
CHOUKSEY, Siddharth; US
MURTHY, Anand; US
GHANI, Tahir; US
GLASS, Glenn; US
HUANG, Cheng-Ying; US
Mandataire :
HOLT, Benjamin J.; US
Données relatives à la priorité :
Titre (EN) SYSTEMS, METHODS AND DEVICES FOR ISOLATION FOR SUBFIN LEAKAGE
(FR) SYSTÈMES, PROCÉDÉS ET DISPOSITIFS D'ISOLATION POUR FUITE DE SOUS-AILETTE
Abrégé :
(EN) A subfin leakage problem with respect to the silicon-germanium (SiGe)/shallow trench isolation (STI) interface can be mitigated with a halo implant. A halo implant is used to form a highly resistive layer. For example, a silicon substrate layer 204 is coupled to a SiGe layer, which is coupled to a germanium (Ge) layer. A gate is disposed on the Ge layer. An implant is implanted in the Ge layer that causes the layer to become more resistive. However, an area does not receive the implant due to being protected (or covered) by the gate. The area remains less resistive than the remainder of the Ge layer. In some embodiments, the resistive area of a Ge layer can be etched and/or an undercuttage (etch undercut or EUC) can be performed to expose the unimplanted Ge area of the Ge layer.
(FR) Un problème de fuite de sous-ailette par rapport à l'interface de silicium-germanium (SiGe)/isolation de tranchée peu profonde (STI) peut être atténué avec une implantation de halo. Une implantation de halo est utilisée pour former une couche hautement résistive. Par exemple, une couche de substrat de silicium 204 est couplée à une couche de SiGe, qui est couplée à une couche de germanium (Ge). Une grille est disposée sur la couche de Ge. Une implantation est effectuée dans la couche de Ge qui amène la couche à devenir plus résistive. Cependant, une zone ne reçoit pas l'implantation en raison d'une protection (ou couverture) par la grille. La zone reste moins résistive que le reste de la couche de Ge. Selon certains modes de réalisation, la zone résistive d'une couche de Ge peut être gravée et/ou une gravure sous-jacente (gravure sous-jacente de gravure ou EUC) peut être effectuée pour exposer la zone de Ge non implantée de la couche de Ge.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)