Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018061982) PROCÉDÉ DE FABRICATION DE DISPOSITIF SEMICONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/061982 N° de la demande internationale : PCT/JP2017/034112
Date de publication : 05.04.2018 Date de dépôt international : 21.09.2017
Demande présentée en vertu du Chapitre 2 : 30.07.2018
CIB :
H01L 25/065 (2006.01) ,H01L 25/07 (2006.01) ,H01L 25/18 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
03
les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes H01L27/-H01L51/132
04
les dispositifs n'ayant pas de conteneurs séparés
065
les dispositifs étant d'un type prévu dans le groupe H01L27/81
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
03
les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes H01L27/-H01L51/132
04
les dispositifs n'ayant pas de conteneurs séparés
07
les dispositifs étant d'un type prévu dans le groupe H01L29/81
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
18
les dispositifs étant de types prévus dans plusieurs sous-groupes différents du même groupe principal des groupes H01L27/-H01L51/166
Déposants :
デクセリアルズ株式会社 DEXERIALS CORPORATION [JP/JP]; 東京都品川区大崎1丁目11番2号 ゲートシティ大崎イーストタワー8階 Gate City Osaki, East Tower 8F, 1-11-2, Osaki, Shinagawa-ku, Tokyo 1410032, JP
Inventeurs :
森 大地 MORI, Daichi; JP
Mandataire :
野口 信博 NOGUCHI, Nobuhiro; JP
Données relatives à la priorité :
2016-19512230.09.2016JP
Titre (EN) SEMICONDUCTOR DEVICE MANUFACTURING METHOD
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF SEMICONDUCTEUR
(JA) 半導体装置の製造方法
Abrégé :
(EN) Provided is a semiconductor device manufacturing method that enables suppression of curing retardation when a laminatedly disposed semiconductor chip group is pressed by a thermocompression bonding tool, whereby good bonding performance can be obtained. The semiconductor chip group formed of a first thermosetting adhesive disposed below a first semiconductor chip which is the uppermost layer, extending to an m-th (m is an integer not smaller than 3) thermosetting adhesive disposed below an m-th semiconductor chip which is the lowermost layer, is disposed on an interposer. The minimum melt viscosity reaching temperature of the first thermosetting adhesive is not lower than any of the minimum melt viscosity reaching temperatures of the second to m-th thermosetting adhesives. The minimum melt viscosity reaching temperature of at least one of the second to m-th thermosetting adhesives is lower than the minimum melt viscosity reaching temperature of the first thermosetting adhesive.
(FR) L'invention concerne un procédé de fabrication de dispositif semiconducteur qui permet de supprimer le retard de durcissement lorsqu'un groupe de puces en semiconducteur disposées de manière laminaire est pressé par un outil de liage par thermocompression, ce qui permet d'obtenir de bonnes performances de liaison. Le groupe de puces en semiconducteur, constitué d'un premier adhésif thermodurcissable disposé au-dessous d'une première puce en semiconducteur qui est la couche supérieure, qui s'étend jusqu'à un m-ième (m est un nombre entier égal ou supérieur à 3) adhésif thermodurcissable disposé en dessous d'une m-ième puce en semiconducteur qui est la couche la plus basse, est disposé sur un élément intermédiaire. La température minimale de viscosité à l'état fondu du premier adhésif thermodurcissable n'est pas inférieure à l'une quelconque des températures minimales de viscosité à l'état fondu des deuxième aux m-ième adhésifs thermodurcissables. La température minimale de viscosité à l'état fondu d'au moins l'un des deuxième aux m-ième adhésifs thermodurcissables est inférieure à la température minimale de viscosité à l'état fondu du premier adhésif thermodurcissable.
(JA) 積層配置された半導体チップ群を熱圧着ツールにて押圧した際の硬化遅延を抑制し、良好な接合性を得ることができる半導体装置の製造方法を提供する。最上層の第1半導体チップ下に配置された第1熱硬化性接着剤から最下層の第m(mは3以上の整数)半導体チップ下に配置された第m熱硬化性接着剤までの半導体チップ群をインターポーザ上に配置する。第1熱硬化性接着剤の最低溶融粘度到達温度が、第2~第m熱硬化性接着剤の最低溶融粘度到達温度以上であり、第2~第m熱硬化性接着剤のうち少なくとも1つの熱硬化性接着剤の最低溶融粘度到達温度が、第1熱硬化性接着剤の最低溶融粘度到達温度よりも低い。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)