WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018061917) DISPOSITIF D'AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/061917    N° de la demande internationale :    PCT/JP2017/033855
Date de publication : 05.04.2018 Date de dépôt international : 20.09.2017
CIB :
G09G 3/36 (2006.01), G02F 1/133 (2006.01), G09G 3/20 (2006.01), H04N 5/66 (2006.01)
Déposants : SHARP KABUSHIKI KAISHA [JP/JP]; 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522 (JP)
Inventeurs : NAGASAKA, Kohji; (--).
SASAKI, Takashi; (--).
NAKAMOTO, Tatsuya; (--)
Mandataire : SHIMADA, Akihiro; (JP).
KAWAHARA, Kenji; (JP).
OKUDA, Kunihiro; (JP).
KAWAMOTO, Satoru; (JP)
Données relatives à la priorité :
2016-187848 27.09.2016 JP
Titre (EN) DISPLAY DEVICE
(FR) DISPOSITIF D'AFFICHAGE
(JA) 表示装置
Abrégé : front page image
(EN)Provided is a video signal line driving circuit that enables an image of high display quality to be displayed even when identical gradation voltages are simultaneously selected as analog image signals. A voltage ladder (87) in a source driver (50) has formed therein a gradation voltage compensation line (91) that extends to the outside of the source driver (50) from an output terminal for outputting a generated gradation voltage. This gradation voltage compensation line (91) is grounded outside the source driver (50) via a voltage compensation capacitor (90). By this configuration, even when identical gradation voltages are simultaneously selected as analog image signals, the necessary current is complemented from the voltage compensation capacitor (90) to the voltage ladder (87), thereby inhibiting a drop in potential at the output terminal for outputting the gradation voltage.
(FR)L'invention concerne un circuit de pilotage de ligne de signal vidéo permettant à une image d'une qualité d'affichage élevée d'être affichée même lorsque des tensions de gradation identiques sont sélectionnées simultanément en tant que signaux d'image analogique. Une échelle de tension (87) dans un circuit de pilotage source (50) a formé à l'intérieur de ce dernier une ligne de compensation de tension de gradation (91) s'étendant vers l'extérieur du circuit de pilotage source (50) à partir d'une borne de sortie pour l'émission en sortie d'une tension de gradation générée. Ladite ligne de compensation de tension de gradation (91) est mise à la terre à l'extérieur du circuit de pilotage source (50) par l'intermédiaire d'un condensateur de compensation de tension (90). Grâce à cette configuration, même lorsque des tensions de gradation identiques sont sélectionnées simultanément en tant que signaux d'image analogique, le courant nécessaire est complété depuis le condensateur de compensation de tension (90) vers l'échelle de tension (87), ce qui permet d'empêcher une chute de potentiel au niveau de la borne de sortie pour l'émission en sortie de la tension de gradation.
(JA)アナログ映像信号として同一の階調電圧値が同時に選択された場合でも、表示品位の高い映像を表示することが可能な映像信号線駆動回路を提供する。 ソースドライバ(50)のラダー抵抗回路(87)は、生成した階調電圧を出力する出力端子からソースドライバ(50)の外部に延びる階調電圧補完線(91)が形成されている。この階調電圧補完線(91)は、ソースドライバ(50)の外部において、電圧補完用キャパシタ(90)を介して接地されている。このため、アナログ映像信号として同一の階調電圧値が同時に選択された場合でも、電圧補完用キャパシタ(90)からラダー抵抗回路(87)に必要な電流が補完され、階調電圧を出力する出力端子の電位の低下が抑制される。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)