Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018061481) ÉLÉMENT D'IMAGERIE À SEMI-CONDUCTEURS ET DISPOSITIF D'IMAGERIE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/061481 N° de la demande internationale : PCT/JP2017/028404
Date de publication : 05.04.2018 Date de dépôt international : 04.08.2017
CIB :
H01L 27/146 (2006.01) ,H04N 5/369 (2011.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
14
comprenant des composants semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement en énergie électrique, soit comme dispositifs de commande de l'énergie électrique par ledit rayonnement
144
Dispositifs commandés par rayonnement
146
Structures de capteurs d'images
H ÉLECTRICITÉ
04
TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
N
TRANSMISSION D'IMAGES, p.ex. TÉLÉVISION
5
Détails des systèmes de télévision
30
Transformation d'informations lumineuses ou analogues en informations électriques
335
utilisant des capteurs d'images à l'état solide [capteurs SSIS] 
369
architecture du capteur SSIS; circuits associés à cette dernière
Déposants :
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1 Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP
Inventeurs :
佐々木直人 SASAKI Naoto; JP
大岡豊 OOKA Yutaka; JP
Mandataire :
松尾憲一郎 MATSUO Kenichiro; JP
Données relatives à la priorité :
2016-19284930.09.2016JP
2017-06956131.03.2017JP
Titre (EN) SOLID-STATE IMAGING ELEMENT AND IMAGING DEVICE
(FR) ÉLÉMENT D'IMAGERIE À SEMI-CONDUCTEURS ET DISPOSITIF D'IMAGERIE
(JA) 固体撮像素子及び撮像装置
Abrégé :
(EN) The purpose of the present invention is to provide a solid-state imaging element with a lower height than a conventional one. Provided is a solid-state imaging element of a wafer level chip size package, comprising an optical sensor chip, a protection layer formed by lamination on the light receiving surface of the optical sensor chip, and a rewiring layer formed by lamination on the opposite surface of the optical sensor chip to the light receiving surface, wherein the rewiring layer has a connecting terminal, which is a solder ball-less copper flat pad, no tin-copper alloy layer is formed on the surface of the flat pad, and the coefficient of thermal expansion of the protection layer and the coefficient of thermal expansion of the rewiring layer are substantially balanced with each other.
(FR) L'objectif de la présente invention est de fournir un élément d'imagerie à semi-conducteurs ayant une hauteur inférieure à celle d'un élément classique. L'invention concerne un élément d'imagerie à semi-conducteurs d'un boîtier à puce sur tranche, comprenant une puce de capteur optique, une couche de protection formée par stratification sur la surface de réception de lumière de la puce de capteur optique, et une couche de recâblage formée par stratification sur la surface de la puce de capteur optique opposée à la surface de réception de lumière, la couche de recâblage ayant une borne de connexion, qui est une pastille plate en cuivre sans bille de soudure, aucune couche d'alliage étain-cuivre n'étant formée sur la surface de la pastille plate, et le coefficient de dilatation thermique de la couche de protection et le coefficient de dilatation thermique de la couche de recâblage étant sensiblement équilibrés l'un par rapport à l'autre.
(JA) 従来に比べて固体撮像素子を更に低背化する。 光学センサチップと、前記光学センサチップの受光面上に積層形成された保護層と、前記光学センサチップの受光面の反対側の面に積層形成された再配線層と、を有し、前記再配線層の接続端子は、半田ボールレスの銅フラットパッドであり、前記フラットパッドの表面に錫と銅の合金層が形成されておらず、前記保護層の熱膨張率と前記再配線層の熱膨張率とが略均衡していることを特徴とするウェハーレベルチップサイズパッケージの固体撮像素子。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)