Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018059541) PUCE DE DIODE ÉLECTROLUMINESCENTE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/059541 N° de la demande internationale : PCT/CN2017/104319
Date de publication : 05.04.2018 Date de dépôt international : 29.09.2017
CIB :
H01L 33/38 (2010.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
33
Dispositifs à semi-conducteurs ayant au moins une barrière de potentiel ou une barrière de surface, spécialement adaptés pour l'émission de lumière; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Détails
36
caractérisés par les électrodes
38
ayant une forme particulière
Déposants :
映瑞光电科技(上海)有限公司 ENRAYTEK OPTOELECTRONICS CO., LTD. [CN/CN]; 中国上海市 浦东新区临港产业区鸿音路1889号 1889 Hongyin Road, Lingang Industry Park Pudong New Area Shanghai 201306, CN
Inventeurs :
徐慧文 XU, Huiwen; CN
于正国 YU, Zhengguo; CN
李起鸣 LI, Qiming; CN
Mandataire :
北京集佳知识产权代理有限公司 UNITALEN ATTORNEYS AT LAW; 中国北京市 朝阳区建国门外大街22号赛特广场7层 7th Floor, Scitech Place No. 22, Jian Guo Men Wai Ave. Chao Yang District Beijing 100004, CN
Données relatives à la priorité :
201610876732.630.09.2016CN
Titre (EN) LIGHT-EMITTING DIODE CHIP
(FR) PUCE DE DIODE ÉLECTROLUMINESCENTE
(ZH) 发光二极管芯片
Abrégé :
(EN) A light-emitting diode chip, comprising: an operation substrate; a first conductive layer located on a functional plane of the operation substrate; a tube core located on the first conductive layer, comprising a first semiconductor layer and a second semiconductor layer; a first electrode layer electrically connected to the first conductive layer; and and a second electrode layer electrically connected to the second semiconductor layer, wherein a first isolation layer is provided between the second electrode layer and the first conductive layer. In the technical solution of the present invention, a first electrode layer and a second electrode layer are provided on a bottom face of an operation substrate, the first electrode layer being electrically connected to a first conductive layer, and the second electrode layer being electrically connected to a second conductive layer. By means of the technical solution of the present invention, a first electrode layer and a second electrode layer can be formed after a tube core of a light-emitting diode is formed, without involving a scribing process, an encapsulation process, etc., of an encapsulation end, thereby simplifying the process steps, reducing the process cost, and facilitating the realization of an "encapsulation-free" technique.
(FR) La présente invention concerne une puce de diode électroluminescente, qui comprend : un substrat de fonctionnement ; une première couche conductrice située sur un plan fonctionnel du substrat de fonctionnement ; une partie centrale de tube située sur la première couche conductrice, comprenant des première et seconde couches semi-conductrices ; une première couche d'électrode électriquement connectée à la première couche conductrice ; et une seconde couche d'électrode électriquement connectée à la seconde couche semi-conductrice, une première couche d'isolation étant disposée entre la seconde couche d'électrode et la première couche conductrice. Dans la solution technique de l'invention, des première et seconde couches d'électrode sont disposées sur une face inférieure d'un substrat de fonctionnement, la première couche d'électrode étant électriquement connectée à une première couche conductrice, et la seconde couche d'électrode étant électriquement connectée à une seconde couche conductrice. Au moyen de la solution technique de l'invention, des première et seconde couches d'électrode peuvent être formées après que la partie centrale de tube d'une diode électroluminescente est formée, sans impliquer de processus de traçage, d'encapsulation, etc., d'une extrémité d'encapsulation, ce qui permet de simplifier les étapes de traitement, de réduire les coûts de traitement et de faciliter la réalisation d'une technique "sans encapsulation".
(ZH) 一种发光二极管芯片,包括:操作衬底;位于操作衬底功能面上的第一导电层;位于第一导电层上的管芯,包括第一半导体层和第二半导体层;与第一导电层电连接的第一电极层;与第二半导体层电连接的第二电极层,第二电极层与第一导电层之间设置有第一隔离层。本发明技术方案通过设置在操作衬底的底面上设置第一电极层和第二电极层,且第一电极层与第一导电层电连接,第二电极层与第二半导体层电连接。本发明技术方案在形成发光二极管管芯之后,即可形成第一电极层和第二电极层,无需经过封装端的划片工艺、封装工艺等,简化了工艺步骤,降低了工艺成本,有利于"免封装"技术的实现。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)