Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018058363) MESURE DE BANDE PASSANTE PAR NŒUD DANS DES SYSTÈMES D'ACCÈS MÉMOIRE NON UNIFORME (NUMA)
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2018/058363 N° de la demande internationale : PCT/CN2016/100545
Date de publication : 05.04.2018 Date de dépôt international : 28.09.2016
CIB :
G06F 12/08 (2016.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12
Accès, adressage ou affectation dans des systèmes ou des architectures de mémoire
02
Adressage ou affectation; Réadressage
08
dans des systèmes de mémoires hiérarchiques, p.ex. systèmes de mémoire virtuelle
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, CA 95054, US
Inventeurs :
JIN, Yao; CN
RAJ, Ashok; US
LUCK, Anthony E. G.; US
Mandataire :
SHANGHAI PATENT & TRADEMARK LAW OFFICE, LLC; 435 Guiping Road Shanghai 200233, CN
Données relatives à la priorité :
Titre (EN) MEASURING PER-NODE BANDWIDTH WITHIN NON-UNIFORM MEMORY ACCESS (NUMA) SYSTEMS
(FR) MESURE DE BANDE PASSANTE PAR NŒUD DANS DES SYSTÈMES D'ACCÈS MÉMOIRE NON UNIFORME (NUMA)
Abrégé :
(EN) A computing system includes a plurality of nodes including a first node, the first node including at least one core, a memory controller, a node-track register (MSR), and a monitoring counter array including a plurality of counters. The memory controller is to access a plurality of bits of the node-track MSR to determine a subset of nodes to be tracked, wherein the subset of nodes includes the first node and a second node. The memory controller is further to allocate a first counter of the plurality of counters to track memory requests sent to a local system memory by the first node; and allocate a second counter of the plurality of counters to track a memory response associated with a memory request sent by the first node to the second node.
(FR) Système informatique comprenant une pluralité de nœuds comprenant un premier nœud, le premier nœud comprenant au moins un cœur, un contrôleur de mémoire, un registre de noeud-piste (MSR), et un réseau de compteurs de surveillance comprenant une pluralité de compteurs. Le contrôleur de mémoire est destiné à accéder à une pluralité de bits du MSR de noeud-piste pour déterminer un sous-ensemble de nœuds à suivre, le sous-ensemble de nœuds comprenant le premier nœud et un second nœud. Le contrôleur de mémoire est en outre destiné à attribuer un premier compteur de la pluralité de compteurs pour suivre des requêtes de mémoire envoyées à une mémoire de système local par le premier nœud; et à attribuer un second compteur de la pluralité de compteurs pour suivre une réponse de mémoire associée à une requête de mémoire envoyée par le premier nœud au second nœud.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)