WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018057258) PROCESSEURS, PROCÉDÉS, SYSTÈMES ET MODULES DE CONVERSION D'INSTRUCTIONS DESTINÉS À DES INSTRUCTIONS PRÉSENTANT DES CODAGES D'INSTRUCTIONS COMPACTS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/057258 N° de la demande internationale : PCT/US2017/049452
Date de publication : 29.03.2018 Date de dépôt international : 30.08.2017
CIB :
G06F 9/30 (2006.01)
Déposants : INTEL CORPORATION[US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventeurs : CHOU, Ching-Tsun; US
MARGULIS, Oleg; US
SONDAG, Tyler N.; US
Mandataire : VECCHIA, Brent E.; US
Données relatives à la priorité :
15/273,16322.09.2016US
Titre (EN) PROCESSORS, METHODS, SYSTEMS, AND INSTRUCTION CONVERSION MODULES FOR INSTRUCTIONS WITH COMPACT INSTRUCTION ENCODINGS
(FR) PROCESSEURS, PROCÉDÉS, SYSTÈMES ET MODULES DE CONVERSION D'INSTRUCTIONS DESTINÉS À DES INSTRUCTIONS PRÉSENTANT DES CODAGES D'INSTRUCTIONS COMPACTS
Abrégé : front page image
(EN) A processor of an aspect includes a decode unit to decode a prior instruction that is to have at least a first context, and a subsequent instruction. The subsequent instruction is to be after the prior instruction in original program order. The decode unit is to use the first context of the prior instruction to determine a second context for the subsequent instruction. The processor also includes an execution unit coupled with the decode unit. The execution unit is to perform the subsequent instruction based at least in part on the second context. Other processors, methods, systems, and machine-readable medium are also disclosed.
(FR) Selon un aspect de la présente invention, un processeur comprend une unité de décodage conçue pour décoder une instruction antérieure qui doit avoir au moins un premier contexte et une instruction ultérieure. L'instruction ultérieure doit être postérieure à l'instruction antérieure dans l'ordre du programme d'origine. L'unité de décodage doit utiliser le premier contexte de l'instruction antérieure pour déterminer un second contexte de l'instruction ultérieure. Le processeur comprend également une unité d'exécution couplée à l'unité de décodage. L'unité d'exécution doit exécuter l'instruction ultérieure au moins en partie sur la base du second contexte. La présente invention concerne également d'autres processeurs, procédés, systèmes et support lisible par machine.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)