Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018057238) ATTRIBUTION DYNAMIQUE DE CŒURS D'UNE UNITÉ CENTRALE DE TRAITEMENT (CPU) VIRTUELLE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/057238 N° de la demande internationale : PCT/US2017/048723
Date de publication : 29.03.2018 Date de dépôt international : 25.08.2017
CIB :
G06F 9/455 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9
Dispositions pour la commande par programme, p.ex. unité de commande
06
utilisant un programme emmagasiné, c. à. d. utilisant une unité de stockage interne de l'équipement de traitement de données pour recevoir et conserver le programme
44
Dispositions pour exécuter des programmes spécifiques
455
Emulation; Simulation de logiciel
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Blvd Santa Clara, California 95054, US
Inventeurs :
MIN, Alexander W.; US
Mandataire :
CZARNECKI, Michael S.; US
Données relatives à la priorité :
15/276,25226.09.2016US
Titre (EN) DYNAMIC VIRTUAL CPU CORE ALLOCATION
(FR) ATTRIBUTION DYNAMIQUE DE CŒURS D'UNE UNITÉ CENTRALE DE TRAITEMENT (CPU) VIRTUELLE
Abrégé :
(EN) The systems and methods described herein provide power management circuitry that factors one or more cache parameters (e.g., cache utilization) of an application or VM when determining pCPU-vCPU core remapping. By considering a more robust mix of both processor and cache memory related parameters, system performance and stability are increased by improving CPU and cache utilization and efficiency while reducing cache related issues such as collisions and/or pollution.
(FR) Les systèmes et les procédés d'après l'invention concernent des circuits de gestion de puissance qui factorisent un ou plusieurs paramètres d'une mémoire cache (par exemple une utilisation d'une mémoire cache) d'une application ou d'une machine virtuelle (VM) lors d'une détermination d'un remappage des cœurs d'une pCPU-vCPU. La prise en considération d'un mélange plus robuste de paramètres associés à une mémoire cache et à un processeur permet d'améliorer les performances et la stabilité du système en améliorant l'utilisation et l'efficacité de la CPU et de la mémoire cache tout en réduisant les problèmes liés à la mémoire cache tels que les collisions et/ou la pollution.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)