Recherche dans les collections de brevets nationales et internationales

1. (WO2018057211) BOÎTIER SUR TRANCHE ET PROCÉDÉ

Pub. No.:    WO/2018/057211    International Application No.:    PCT/US2017/048260
Publication Date: Fri Mar 30 01:59:59 CEST 2018 International Filing Date: Thu Aug 24 01:59:59 CEST 2017
IPC: H01L 23/31
H01L 23/485
H01L 23/525
Applicants: MICROCHIP TECHNOLOGY INCORPORATED
Inventors: CHU, George
Title: BOÎTIER SUR TRANCHE ET PROCÉDÉ
Abstract:
La présente invention concerne un procédé d’encapsulation de semi-conducteur à bosse de pilier en cuivre qui modèle une couche d’isolation organique formée sous les bosses de pilier en cuivre sur des zones entourant et à proximité des bosses de pilier en cuivre uniquement. La couche d’isolation organique, typiquement une couche de polymère à film mince, agit comme une couche de barrière pour les bosses de pilier en cuivre pour protéger la tranche de semi-conducteur pendant le processus de connexion par billes de pilier en cuivre. Le procédé d’encapsulation de semi-conducteur à bosse de pilier en cuivre limite les zones dans lesquelles la couche d’isolation organique est appliquée pour réduire la contrainte introduite dans la tranche de semi-conducteur par la couche d’isolation organique. Dans un autre mode de réalisation, un procédé d’encapsulation de semi-conducteur à bosse de pilier en cuivre modèle une couche d’isolation organique formée sous les bosses de pilier en cuivre sur des zones entourant les bosses de pilier en cuivre et le long du trajet d’une couche de redistribution sans utiliser une couche d’isolation organique grande et continue.