WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018056233) DISPOSITIF À SEMICONDUCTEUR ET PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMICONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/056233    N° de la demande internationale :    PCT/JP2017/033604
Date de publication : 29.03.2018 Date de dépôt international : 15.09.2017
CIB :
H01L 29/78 (2006.01), H01L 21/28 (2006.01), H01L 21/322 (2006.01), H01L 21/329 (2006.01), H01L 21/336 (2006.01), H01L 29/41 (2006.01), H01L 29/739 (2006.01), H01L 29/861 (2006.01), H01L 29/868 (2006.01)
Déposants : FUJI ELECTRIC CO., LTD. [JP/JP]; 1-1, Tanabeshinden, Kawasaki-ku, Kawasaki-shi, Kanagawa 2109530 (JP).
DENSO CORPORATION [JP/JP]; 1-1, Showa-cho, Kariya-shi, Aichi 4488661 (JP)
Inventeurs : MIYATA, Hiroshi; (JP).
NOGUCHI, Seiji; (JP).
YOSHIDA, Souichi; (JP).
TANABE, Hiromitsu; (JP).
KOUNO, Kenji; (JP).
OKURA, Yasushi; (JP)
Mandataire : SAKAI, Akinori; (JP)
Données relatives à la priorité :
2016-183126 20.09.2016 JP
Titre (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMICONDUCTEUR ET PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMICONDUCTEUR
(JA) 半導体装置および半導体装置の製造方法
Abrégé : front page image
(EN)In the present invention, a plug electrode (12) is etched back, and as a result the plug electrode (12) is left only inside a contact hole (8a) and a barrier metal (9) on an upper surface (8e) of an interlayer insulating film (8) is exposed. Next, the barrier metal (9) is etched back, and as a result the upper surface (8e) of the interlayer insulating film (8) is exposed. Next, a remaining element structure is formed, and lifetime control is performed by using helium or irradiating an electron beam, and then hydrogen annealing is performed. When the hydrogen annealing is performed, since the barrier metal (9) is not present on the upper surface (8e) of the interlayer insulating film (8) that covers the gate electrode (4), the hydrogen atoms are able to reach the mesa part. As a result, lattice defects that have generated in the mesa part due to helium or irradiation of an electron beam are recovered, and a gate threshold voltage is recovered. Due to this configuration, prescribed characteristics can be stably and easily obtained in a semiconductor device that is provided with a structure in which a plug electrode is buried in a contact hole via a barrier metal, even when lifetime control is performed.
(FR)Dans la présente invention, une électrode de fiche (12) est gravée en retrait, et en conséquence l'électrode de fiche (12) est laissée uniquement à l'intérieur d'un trou de contact (8a) et un métal barrière (9) sur une surface supérieure (8e) d'un film isolant intercouche (8) est exposé. Ensuite, le métal barrière (9) est gravé en retrait, et, en conséquence la surface supérieure (8e) du film isolant intercouche (8) est exposée. Ensuite, une structure d'éléments restants est formée, et une commande de durée de vie est réalisée à l'aide de l'hélium ou par irradiation d'un faisceau d'électrons, puis un recuit d'hydrogène est effectué. Lorsque le recuit d'hydrogène est effectué, étant donné que le métal barrière (9) n'est pas présent sur la surface supérieure (8e) du film isolant intercouche (8) qui recouvre l'électrode de grille (4), les atomes d'hydrogène peuvent atteindre la partie mesa. Par conséquent, des défauts de réseau qui ont été générés dans la partie mesa à cause de l'hélium ou de l'irradiation d'un faisceau d'électrons sont corrigés, et une tension de seuil de grille est corrigée. Grâce à cette conception, des caractéristiques prescrites peuvent être obtenues de manière stable et aisée dans un dispositif à semi-conducteur qui est pourvu d'une structure dans laquelle une électrode de fiche est enterrée dans un trou de contact par l'intermédiaire d'un métal barrière, même lorsqu'une commande de durée de vie est effectuée.
(JA)プラグ電極(12)をエッチバックしてコンタクトホール(8a)の内部にのみ残すとともに、層間絶縁膜(8)の上面(8e)上のバリアメタル(9)を露出させる。続けて、バリアメタル(9)をエッチバックして、層間絶縁膜(8)の上面(8e)を露出させる。次に、残りの素子構造を形成し、ヘリウムまたは電子線の照射によりライフタイムを制御した後、水素アニールを行う。この水素アニール時、ゲート電極(4)を覆う層間絶縁膜(8)の上面(8e)にバリアメタル(9)が存在しないため、メサ部にまで水素原子を到達させることができる。これにより、ヘリウムまたは電子線の照射によりメサ部に発生した格子欠陥が回復し、ゲート閾値電圧が回復する。これによって、コンタクトホールにバリアメタルを介してプラグ電極が埋め込まれた構造を備えた半導体装置の所定特性を、ライフタイム制御を行った場合においても安定して容易に得ることができる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)