WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018052672) OPÉRATIONS DE MÉMOIRE CACHE ASYNCHRONE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/052672 N° de la demande internationale : PCT/US2017/047988
Date de publication : 22.03.2018 Date de dépôt international : 22.08.2017
Demande présentée en vertu du Chapitre 2 : 20.04.2018
CIB :
G06F 12/0808 (2016.01) ,G06F 12/0811 (2016.01) ,G06F 12/0891 (2016.01)
[IPC code unknown for G06F 12/0808][IPC code unknown for G06F 12/0811][IPC code unknown for G06F 12/0891]
Déposants : QUALCOMM INCORPORATED[US/US]; Attn: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
Inventeurs : TURNER, Andrew Edmund; US
Mandataire : HANSEN, Robert M.; US
HUANG, Stephen D.; US
HUANG, Stephen D.; US
Données relatives à la priorité :
15/268,89519.09.2016US
Titre (EN) ASYNCHRONOUS CACHE OPERATIONS
(FR) OPÉRATIONS DE MÉMOIRE CACHE ASYNCHRONE
Abrégé :
(EN) Aspects include computing devices, apparatus, and methods implemented by the apparatus for implementing asynchronous cache maintenance operations on a computing device, including activating a first asynchronous cache maintenance operation, determining whether an active address of a memory access request to a cache is in a first range of addresses of the first active asynchronous cache maintenance operation, and queuing the first active asynchronous cache maintenance operation as the first asynchronous cache maintenance operation in a fixup queue in response to determining that the active address is in the first range of addresses.
(FR) Des aspects de la présente invention comprennent des dispositifs informatiques, un appareil et des procédés mis en œuvre par l'appareil pour mettre en œuvre des opérations de maintenance de mémoire cache asynchrone sur un dispositif informatique, qui comprennent les étapes consistant à activer une première opération de maintenance de mémoire cache asynchrone, à déterminer le fait de savoir si une adresse active d'une demande d'accès à la mémoire à une mémoire cache est dans une première plage d'adresses de la première opération de maintenance de mémoire cache asynchrone active, et à mettre en file d'attente la première opération de maintenance de mémoire cache asynchrone active en tant que première opération de maintenance de mémoire cache asynchrone dans une file d'attente de fixation en réponse à la détermination du fait que l'adresse active est dans la première plage d'adresses.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)