WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018052668) FOURNITURE D'UNE PRÉDICTION DE DÉPENDANCE DE MÉMOIRE DANS DES ARCHITECTURES DE FLUX DE DONNÉES ATOMIQUES À BLOCS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/052668    N° de la demande internationale :    PCT/US2017/047946
Date de publication : 22.03.2018 Date de dépôt international : 22.08.2017
CIB :
G06F 9/38
Déposants : QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714 (US)
Inventeurs : HO, Chen-Han; (US).
WRIGHT, Gregory, Michael; (US)
Mandataire : TERRANOVA, Steven, N.; (US)
Données relatives à la priorité :
15/269,254 19.09.2016 US
Titre (EN) PROVIDING MEMORY DEPENDENCE PREDICTION IN BLOCK-ATOMIC DATAFLOW ARCHITECTURES
(FR) FOURNITURE D'UNE PRÉDICTION DE DÉPENDANCE DE MÉMOIRE DANS DES ARCHITECTURES DE FLUX DE DONNÉES ATOMIQUES À BLOCS
Abrégé : front page image
(EN)Providing memory dependence prediction in block-atomic dataflow architectures is disclosed. In one aspect, a memory dependence prediction circuit is provided. The memory dependence prediction circuit comprises a predictor table configured to store multiple predictor table entries, each comprising a store instruction identifier, a block reach set, and a load set. Using this data, the memory dependence prediction circuit determines, upon a fetch of an instruction block by an execution pipeline, whether the instruction block contains store instructions that reach dependent load instructions. If so, the store instructions are marked as having dependent load instructions to wake. In some aspects, the memory dependence prediction circuit is configured to determine whether the instruction block contains dependent load instructions reached by store instructions. If so, the memory dependence prediction circuit delays execution of the dependent load instructions.
(FR)L'invention concerne la fourniture d'une prédiction de dépendance de mémoire dans des architectures de flux de données atomiques à blocs. Selon un aspect, l'invention concerne un circuit de prédiction de dépendance de mémoire. Le circuit de prédiction de dépendance de mémoire comprend une table de prédiction configurée pour stocker de multiples entrées de table de prédiction, chacune comprenant un identifiant d'instruction de stockage, un ensemble de portée de bloc et un ensemble charge. A l'aide de ces données, le circuit de prédiction de dépendance de mémoire détermine, lors d'une extraction d'un bloc d'instructions par un pipeline d'exécution, si le bloc d'instructions contient des instructions de stockage qui atteignent des instructions de charge dépendantes. Si tel est le cas, les instructions de stockage sont marquées comme ayant des instructions de charge dépendantes pour réveiller. Selon certains aspects, le circuit de prédiction de dépendance à la mémoire est configuré pour déterminer si le bloc d'instructions contient des instructions de charge dépendantes atteintes par des instructions de stockage. Si tel est le cas, le circuit de prédiction de dépendance de mémoire retarde l'exécution des instructions de charge dépendantes.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)