WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018052399) RÉDUCTION DE LA PERTE DANS DES DISPOSITIFS QUANTIQUES EMPILÉS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/052399    N° de la demande internationale :    PCT/US2016/051510
Date de publication : 22.03.2018 Date de dépôt international : 13.09.2016
CIB :
H01L 27/18 (2006.01), H01L 25/065 (2006.01), H01L 23/00 (2006.01)
Déposants : GOOGLE LLC [US/US]; 1600 Amphitheatre Parkway Mountain View, California 94043 (US)
Inventeurs : WHITE, Theodore Charles; (US)
Mandataire : VALENTINO, Joseph; (US)
Données relatives à la priorité :
Titre (EN) REDUCING LOSS IN STACKED QUANTUM DEVICES
(FR) RÉDUCTION DE LA PERTE DANS DES DISPOSITIFS QUANTIQUES EMPILÉS
Abrégé : front page image
(EN)The proposed device includes a first chip (102) comprising a superconducting quantum bit and a second chip (104) bonded to the first chip, the second chip including a substrate (108) having first and second opposing surfaces. The first surface (101) facing the first chip includes a layer (105) of superconductor material which includes a first circuit element. The second chip further includes a second layer (107) on the second surface (103) which includes a second circuit element, and a through connector (109) that extends from the first surface to the second surface and electrically connects a portion of the superconductor material layer to the second circuit element.
(FR)Le dispositif proposé comprend une première puce (102) comprenant un bit quantique supraconducteur et une seconde puce (104) reliée à la première puce, la seconde puce comprenant un substrat (108) possédant des première et seconde surfaces opposées. La première surface (101) faisant face à la première puce comprend une couche (105) de matériau supraconducteur qui comprend un premier élément de circuit. La seconde puce comprend en outre une seconde couche (107) sur la seconde surface (103) qui comprend un second élément de circuit, et un connecteur traversant (109) qui s'étend de la première surface à la seconde surface, et connecte électriquement une partie de la couche de matériau supraconducteur au second élément de circuit.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)