WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018049235) MODULE DE DÉLESTAGE FPGA ET PROCÉDÉS DE COMMUTATION SANS COUPURE DE FLUX MULTIMÉDIAS EN TEMPS RÉEL AU NIVEAU DE LA TRAME
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/049235 N° de la demande internationale : PCT/US2017/050785
Date de publication : 15.03.2018 Date de dépôt international : 08.09.2017
CIB :
G06F 15/16 (2006.01) ,H04L 1/00 (2006.01) ,H04L 29/06 (2006.01) ,H04L 29/08 (2006.01) ,H04N 21/234 (2011.01) ,H04N 21/84 (2011.01)
Déposants : MACNICA AMERICAS, INC.[US/US]; 2540 N 1st St #280 San Jose, California 95131, US
Inventeurs : LEVY, Marc; US
GODWIN, Randy; US
Mandataire : PLAGER, Mark; US
O'BRIEN, Michael; US
Données relatives à la priorité :
62/385,18208.09.2016US
Titre (EN) FPGA OFFLOAD MODULE AND PROCESSES FOR SEAMLESS FRAME-LEVEL SWITCHING OF MEDIA STREAMS IN REAL-TIME
(FR) MODULE DE DÉLESTAGE FPGA ET PROCÉDÉS DE COMMUTATION SANS COUPURE DE FLUX MULTIMÉDIAS EN TEMPS RÉEL AU NIVEAU DE LA TRAME
Abrégé : front page image
(EN) This invention relates a field programmable gate array ("FPGA") offload module and process for frame-level switching of media streams in real-time. Previously, IP/Ethernet switches were not designed to switch IP streams on designated packet boundaries, or to align streams in preparation for IP switching. Embodiments of the present invention use a FPGA offload module and a process for seamless frame-level switching of media streams in real-time. Specifically, the FPGA offload module and process for seamless frame-level switching of media streams in real-time includes hardware offload at an IP/Ethernet switch port, supporting switch software to enable seamless switching, and supporting endpoint hardware and software to utilize seamless switching, thereby allowing video streams to be switched exactly between frames, and for switching losses to be recovered.
(FR) La présente invention concerne un module de délestage FPGA (réseau prédiffusé programmable par l'utilisateur), et un procédé de commutation de flux multimédias en temps réel au niveau de la trame. Auparavant, des commutateurs IP/Ethernet n'étaient pas conçus pour commuter des flux IP sur des limites de paquets désignées, ou pour aligner des flux en vue d'une commutation IP. Des modes de réalisation de la présente invention utilisent un module de délestage FPGA, et un procédé de commutation sans coupure de flux multimédias en temps réel au niveau de la trame. Plus spécifiquement, le module de délestage FPGA et le procédé de commutation sans coupure de flux multimédias en temps réel au niveau de la trame, selon l’invention, consistent à : délester un matériel à un port de commutateur IP/Ethernet ; prendre en charge un logiciel de commutation pour permettre une commutation sans coupure, et prendre en charge un matériel de point d'extrémité et un logiciel pour utiliser une commutation sans coupure, de sorte à permettre à des flux vidéo d'être commutés entre des trames exactement, et à des pertes de commutation d'être récupérées.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)