Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018044717) AUTO-POLARISATION ET AUTO-SÉQUENÇAGE DE TRANSISTORS À MODE D’APPAUVRISSEMENT
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/044717 N° de la demande internationale : PCT/US2017/048621
Date de publication : 08.03.2018 Date de dépôt international : 25.08.2017
Demande présentée en vertu du Chapitre 2 : 28.06.2018
CIB :
H03F 3/193 (2006.01) ,H03F 1/02 (2006.01) ,H03F 1/52 (2006.01) ,H03F 3/21 (2006.01) ,H03F 3/24 (2006.01)
[IPC code unknown for H03F 3/193][IPC code unknown for H03F 1/02][IPC code unknown for H03F 1/52][IPC code unknown for H03F 3/21][IPC code unknown for H03F 3/24]
Déposants :
MACOM TECHNOLOGY SOLUTIONS HOLDINGS, INC. [US/US]; 100 Chelmsford Street Lowell, MA 01851, US
Inventeurs :
ACHIRILOAIE, Benone; US
HOKENSON, Eric; US
Mandataire :
MCCLELLAN, William, R.; US
Données relatives à la priorité :
15/250,22029.08.2016US
Titre (EN) SELF-BIASING AND SELF-SEQUENCING OF DEPLETION MODE TRANSISTORS
(FR) AUTO-POLARISATION ET AUTO-SÉQUENÇAGE DE TRANSISTORS À MODE D’APPAUVRISSEMENT
Abrégé :
(EN) A transistor circuit includes a transistor having a gate terminal and first and second conduction terminals, a first circuit configured to convert an AC input signal of the transistor circuit to a gate bias voltage and to apply the gate bias voltage to the gate terminal of the transistor, a second circuit configured to convert the AC input signal of the transistor circuit to a control voltage, and a switching circuit configured to apply a first voltage to the first conduction terminal of the transistor in response to the control voltage.
(FR) Selon la présente invention, un circuit de transistor comprend un transistor comportant une borne de grille et des première et deuxième bornes de conduction, un premier circuit configuré pour convertir un signal d’entrée CA du circuit de transistor en tension de polarisation de grille et pour appliquer la tension de polarisation de grille à la borne de grille du transistor, un deuxième circuit configuré pour convertir le signal d’entrée CA du circuit de transistor en tension de commande, et un circuit de commutation configuré pour appliquer une première tension à la première borne de conduction du transistor en réponse à la tension de commande.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)