Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018044510) APPAREILS ET PROCÉDÉS COMPRENANT UNE MÉMOIRE À DEUX TRANSISTORS ET UN CONDENSATEUR ET POUR ACCÉDER À CELLE-CI
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/044510 N° de la demande internationale : PCT/US2017/045756
Date de publication : 08.03.2018 Date de dépôt international : 07.08.2017
CIB :
G11C 11/404 (2006.01) ,H01L 27/07 (2006.01) ,H01L 27/108 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
11
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
21
utilisant des éléments électriques
34
utilisant des dispositifs à semi-conducteurs
40
utilisant des transistors
401
formant des cellules nécessitant un rafraîchissement ou une régénération de la charge, c. à d. cellules dynamiques
403
avec régénération de la charge commune à plusieurs cellules de mémoire, c. à d. rafraîchissement externe
404
avec une porte à transfert de charges, p.ex. un transistor MOS, par cellule
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
06
comprenant une pluralité de composants individuels dans une configuration non répétitive
07
les composants ayant une région active en commun
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
10
comprenant une pluralité de composants individuels dans une configuration répétitive
105
comprenant des composants à effet de champ
108
Structures de mémoires dynamiques à accès aléatoire
Déposants :
MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way Boise, Idaho 83716, US
Inventeurs :
KAWAMURA, Christopher; US
DERNER, Scott; US
Mandataire :
QUECAN, Andrew; US
ENG, Kimton; US
HEGSTROM, Brandon; US
ITO, Mika; US
MAKINO, Kyoko; US
MEIKLEJOHN, Paul T.; US
NYRE, Erik; US
ORME, Nathan; US
SPAITH, Jennifer; US
STERN, Ronald; US
WETZEL, Elen; US
ANDKEN, Kerrylee; US
Données relatives à la priorité :
62/381,84431.08.2016US
Titre (EN) APPARATUSES AND METHODS INCLUDING TWO TRANSISTOR-ONE CAPACITOR MEMORY AND FOR ACCESSING SAME
(FR) APPAREILS ET PROCÉDÉS COMPRENANT UNE MÉMOIRE À DEUX TRANSISTORS ET UN CONDENSATEUR ET POUR ACCÉDER À CELLE-CI
Abrégé :
(EN) Apparatuses and methods are disclosed that include two transistor-one capacitor memory and for accessing such memory. An example apparatus includes a capacitor coupled to first and second selection components. The apparatus further includes a first digit line and the first selection component configured to couple a first plate of the capacitor to the first digit line, and also includes a second digit line and the second selection component configured to couple the second plate to the second digit line. A sense amplifier is coupled to the second digit line and is configured to amplify a voltage difference between a voltage coupled to the second digit line and the reference voltage.
(FR) L'invention concerne des appareils et des procédés qui comprennent une mémoire à deux transistors et un condensateur et permettant d'accéder à une telle mémoire. Un appareil donné à titre d'exemple comprend un condensateur couplé à des premier et second composants de sélection. L'appareil comprend en outre une première ligne de chiffres et la première composante de sélection configurée pour coupler une première plaque du condensateur à la première ligne de chiffres, et comprend également une seconde ligne de chiffres et le second composant de sélection étant conçus pour coupler la seconde plaque à la seconde ligne de chiffres. Un amplificateur de détection est couplé à la seconde ligne de chiffres et est configuré pour amplifier une différence de tension entre une tension couplée à la seconde ligne de chiffres et la tension de référence.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)