WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018044492) COMMANDE D'UN ÉTAT DE PERFORMANCE D'UN PROCESSEUR À L'AIDE D'UNE COMBINAISON D'INFORMATIONS DE MISE EN PAQUETS ET D'INDICATION DE FIL D'EXÉCUTION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/044492    N° de la demande internationale :    PCT/US2017/045257
Date de publication : 08.03.2018 Date de dépôt international : 03.08.2017
CIB :
G06F 1/32 (2006.01), G06F 9/46 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventeurs : WEISSMANN, Eliezer; (IL).
HIRSH, Israel; (IL).
ROTEM, Efraim; (IL).
RAJWAN, Doron; (IL).
ANANTHAKRISHNAN, Avinash N.; (US).
ABITAN, Natanel; (IL).
MELAMED, Ido; (IL).
THERIEN, Guy M.; (US)
Mandataire : ROZMAN, Mark J.; (US).
RICHARDS, Edwin E.; (US).
TROP, Timothy N.; (US).
GARZA, John C.; (US).
PRUNER JR., Fred G.; (US).
RIFAI, D'Ann Naylor; (US)
Données relatives à la priorité :
15/252,511 31.08.2016 US
Titre (EN) CONTROLLING A PERFORMANCE STATE OF A PROCESSOR USING A COMBINATION OF PACKAGE AND THREAD HINT INFORMATION
(FR) COMMANDE D'UN ÉTAT DE PERFORMANCE D'UN PROCESSEUR À L'AIDE D'UNE COMBINAISON D'INFORMATIONS DE MISE EN PAQUETS ET D'INDICATION DE FIL D'EXÉCUTION
Abrégé : front page image
(EN)In one embodiment, a processor includes: a first storage to store a set of common performance state request settings; a second storage to store a set of thread performance state request settings; and a controller to control a performance state of a first core based on a combination of at least one of the set of common performance state request settings and at least one of the set of thread performance state request settings. Other embodiments are described and claimed.
(FR)Dans un mode de réalisation, un processeur comprend : une première mémoire pour stocker un ensemble de réglages de demande d'état de performance commun ; une seconde mémoire pour stocker un ensemble de réglages de demande d'état de performance de fil d'exécution ; et un dispositif de commande pour commander un état de performance d'un premier cœur sur la base d'une combinaison d'au moins un réglage parmi l'ensemble de réglages de demande d'état de performance commun et d'au moins un réglage parmi l'ensemble de réglages de demande d'état de performance de fil. L'invention concerne également d'autres modes de réalisation.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)