WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018044453) CELLULES DE MÉMOIRE ET MATRICES DE MÉMOIRE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/044453    N° de la demande internationale :    PCT/US2017/044611
Date de publication : 08.03.2018 Date de dépôt international : 31.07.2017
CIB :
H01L 27/108 (2006.01)
Déposants : MICRON TECHNOLOGY, INC. [US/US]; (a Corporation of the State of Delaware) 8000 South Federal Way Boise, ID 83716 (US)
Inventeurs : MATHEW, Suraj, J.; (US).
BROWN, Kris, K.; (US).
SINGANAMALLA, Raghunath; (US).
NAIR, Vinay; (US).
AHMED, Fawad; (US).
SIMSEK-EGE, Fatma, Arzum; (US).
TRAN, Diem Thy, N.; (US)
Mandataire : MATKIN, Mark, S.; (US)
Données relatives à la priorité :
62/381,685 31.08.2016 US
Titre (EN) MEMORY CELLS AND MEMORY ARRAYS
(FR) CELLULES DE MÉMOIRE ET MATRICES DE MÉMOIRE
Abrégé : front page image
(EN)Some embodiments include a memory cell having a first transistor supported by a semiconductor base, and having second and third transistors above the first transistor and vertically stacked one atop the other. Some embodiments include a memory cell having first, second and third transistors. The third transistor is above the second transistor, and the second and third transistors are above the first transistor. The first transistor has first and second source/drain regions, the second transistor has third and fourth source/drain regions, and the third transistor has fifth and sixth source/drain regions. A read bitline is coupled with the sixth source/drain region. A write bitline is coupled with the first source/drain region. A write wordline includes a gate of the first transistor. A read wordline includes a gate of the third transistor. A capacitor is coupled with the second source/drain region and with a gate of the second transistor.
(FR)Des modes de réalisation de la présente invention comprennent une cellule de mémoire comportant un premier transistor soutenu par une base semi-conductrice, et comportant des deuxième et troisième transistors au-dessus du premier transistor et empilés verticalement l'un au-dessus de l'autre. Certains modes de réalisation comprennent une cellule de mémoire comportant des premier, deuxième et troisième transistors. Le troisième transistor est au-dessus du deuxième transistor, et les deuxième et troisième transistors sont au-dessus du premier transistor. Le premier transistor comporte des première et deuxième régions de source/drain, le deuxième transistor comporte des troisième et quatrième régions de source/drain et le troisième transistor comporte des cinquième et sixième régions de source/drain. Une ligne de bits de lecture est couplée à la sixième région de source/drain. Une ligne de bits d'écriture est couplée à la première région de source/drain. Une ligne de mots d'écriture comprend une grille du premier transistor. Une ligne de mots de lecture comprend une grille du troisième transistor. Un condensateur est couplé à la deuxième région de source/drain et à une grille du deuxième transistor.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)