Recherche dans les collections de brevets nationales et internationales

1. (WO2018044453) CELLULES DE MÉMOIRE ET MATRICES DE MÉMOIRE

Pub. No.:    WO/2018/044453    International Application No.:    PCT/US2017/044611
Publication Date: Fri Mar 09 00:59:59 CET 2018 International Filing Date: Tue Aug 01 01:59:59 CEST 2017
IPC: H01L 27/108
Applicants: MICRON TECHNOLOGY, INC.
Inventors: MATHEW, Suraj, J.
BROWN, Kris, K.
SINGANAMALLA, Raghunath
NAIR, Vinay
AHMED, Fawad
SIMSEK-EGE, Fatma, Arzum
TRAN, Diem Thy, N.
Title: CELLULES DE MÉMOIRE ET MATRICES DE MÉMOIRE
Abstract:
Des modes de réalisation de la présente invention comprennent une cellule de mémoire comportant un premier transistor soutenu par une base semi-conductrice, et comportant des deuxième et troisième transistors au-dessus du premier transistor et empilés verticalement l'un au-dessus de l'autre. Certains modes de réalisation comprennent une cellule de mémoire comportant des premier, deuxième et troisième transistors. Le troisième transistor est au-dessus du deuxième transistor, et les deuxième et troisième transistors sont au-dessus du premier transistor. Le premier transistor comporte des première et deuxième régions de source/drain, le deuxième transistor comporte des troisième et quatrième régions de source/drain et le troisième transistor comporte des cinquième et sixième régions de source/drain. Une ligne de bits de lecture est couplée à la sixième région de source/drain. Une ligne de bits d'écriture est couplée à la première région de source/drain. Une ligne de mots d'écriture comprend une grille du premier transistor. Une ligne de mots de lecture comprend une grille du troisième transistor. Un condensateur est couplé à la deuxième région de source/drain et à une grille du deuxième transistor.