Recherche dans les collections de brevets nationales et internationales

1. (WO2018044391) COMPOSANT DE MÉMOIRE À ALIGNEMENT DE DÉBIT DE DONNÉES D'ENTRÉE/SORTIE

Pub. No.:    WO/2018/044391    International Application No.:    PCT/US2017/041248
Publication Date: Fri Mar 09 00:59:59 CET 2018 International Filing Date: Sat Jul 08 01:59:59 CEST 2017
IPC: G11C 8/00
Applicants: RAMBUS INC.
Inventors: WARE, Frederick, A.
LINSTADT, John, Eric
PARTSCH, Torsten
Title: COMPOSANT DE MÉMOIRE À ALIGNEMENT DE DÉBIT DE DONNÉES D'ENTRÉE/SORTIE
Abstract:
L'invention porte sur des premières données, lesquelles sont extraites d'une matrice de stockage centrale d'un composant de mémoire sur un premier intervalle de temps limité par la largeur de bande de sortie de données de la matrice de stockage centrale. Après extraction de la matrice de stockage centrale, les premières données sont délivrées à partir du composant de mémoire sur un second intervalle de temps qui est plus court que le premier intervalle de temps et qui correspond à une largeur de bande de transfert de données supérieure à la largeur de bande de sortie de données de la matrice de stockage centrale.