Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018044240) PROCÉDÉ DE FORMATION DE NANO-MOTIFS SUR UN SUBSTRAT
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/044240 N° de la demande internationale : PCT/SG2017/050440
Date de publication : 08.03.2018 Date de dépôt international : 05.09.2017
CIB :
B82Y 40/00 (2011.01) ,G02B 1/118 (2015.01)
B TECHNIQUES INDUSTRIELLES; TRANSPORTS
82
NANOTECHNOLOGIE
Y
UTILISATION OU APPLICATIONS SPÉCIFIQUES DES NANOSTRUCTURES; MESURE OU ANALYSE DES NANOSTRUCTURES; FABRICATION OU TRAITEMENT DES NANOSTRUCTURES
40
Fabrication ou traitement des nanostructures
[IPC code unknown for G02B 1/118]
Déposants :
AGENCY FOR SCIENCE, TECHNOLOGY AND RESEARCH [SG/SG]; 1 Fusionopolis Way #20-10 Connexis North Tower, Singapore 138632, SG
Inventeurs :
YANG, Kwang Wei Joel; SG
DONG, Zhaogang; SG
PANIAGUA-DOMINGUEZ, Ramón; SG
KUZNETSOV, Arseniy; SG
YU, Yefeng; SG
Mandataire :
SPRUSON & FERGUSON (ASIA) PTE LTD; P.O. Box 1531, Robinson Road Post Office Singapore 903031, SG
Données relatives à la priorité :
10201607372X05.09.2016SG
Titre (EN) A METHOD OF FORMING NANO-PATTERNS ON A SUBSTRATE
(FR) PROCÉDÉ DE FORMATION DE NANO-MOTIFS SUR UN SUBSTRAT
Abrégé :
(EN) This application relates to a method of forming nano-patterns on a substrate comprising the step of forming a plurality of nanostructures on a dielectric substrate, wherein the nanostructures are dimensioned or spaced apart from each other by a scaling factor of the dielectric substrate with reference to a silicon substrate. There is also provided a method of forming a nano-patterned substrate comprising the step of forming a plurality of nanostructures on a dielectric substrate, wherein said dielectric substrate comprises an anti-reflectance layer disposed on a base substrate. There is also provided a method of forming a nano-patterned substrate comprising the steps of forming a plurality of nanostructures on a dielectric substrate, wherein the dielectric substrate comprises an anti-reflectance layer disposed on a base substrate, wherein the nanostructures comprise a dielectric material, and wherein the nanostructures are dimensioned or spaced apart from each other by a scaling factor of the dielectric material with reference to a silicon substrate.
(FR) Cette demande concerne un procédé de formation de nano-motifs sur un substrat comprenant l'étape consistant à former une pluralité de nano-structures sur un substrat diélectrique, les nano-structures étant dimensionnées ou espacées les unes des autres par un facteur de mise à l'échelle du substrat diélectrique en référence à un substrat de silicium. L'invention concerne également un procédé de formation d'un substrat à nano-motifs comprenant l'étape consistant à former une pluralité de nano-structures sur un substrat diélectrique, ledit substrat diélectrique comprenant une couche antireflet disposée sur un substrat de base. L'invention concerne également un procédé de formation d'un substrat à nano-motifs comprenant les étapes consistant à former une pluralité de nano-structures sur un substrat diélectrique, le substrat diélectrique comprenant une couche antireflet disposée sur un substrat de base, les nano-structures comprenant un matériau diélectrique, et les nano-structures étant dimensionnées ou espacées les unes des autres par un facteur de mise à l'échelle du matériau diélectrique par rapport à un substrat de silicium.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)