WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018043076) SUBSTRAT ISOLANT ET DISPOSITIF À SEMI-CONDUCTEUR L'UTILISANT
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/043076 N° de la demande internationale : PCT/JP2017/028889
Date de publication : 08.03.2018 Date de dépôt international : 09.08.2017
CIB :
H01L 25/07 (2006.01) ,H01L 23/12 (2006.01) ,H01L 25/00 (2006.01) ,H01L 25/18 (2006.01) ,H02M 7/48 (2007.01) ,H05K 1/16 (2006.01)
Déposants : HITACHI METALS, LTD.[JP/JP]; 2-70, Konan 1-chome, Minato-ku, Tokyo 1088224, JP
Inventeurs : HOZOJI Hiroshi; JP
HAYASHI Kenji; JP
ITOH Hiroyuki; JP
IMAMURA Hisayuki; JP
NAGATOMO Hiroyuki; JP
Mandataire : HIRAKI & ASSOCIATES; Atago Green Hills MORI Tower 32F, 5-1, Atago 2-chome, Minato-ku, Tokyo 1056232, JP
Données relatives à la priorité :
2016-17119601.09.2016JP
Titre (EN) INSULATING SUBSTRATE AND SEMICONDUCTOR DEVICE USING SAME
(FR) SUBSTRAT ISOLANT ET DISPOSITIF À SEMI-CONDUCTEUR L'UTILISANT
(JA) 絶縁基板およびこれを用いた半導体装置
Abrégé : front page image
(EN) In order to address the problem in that, by increasing the gate resistance of a power semiconductor element, while variation of switching time can be controlled, loss due to the gate resistance becomes larger and power efficiency for the entire system is lowered, the present invention provides an insulating substrate capable of uniformizing switching speeds of circuit elements while suppressing influence on power efficiency of the circuit elements. In the insulating substrate according to the present invention, part of a wiring layer is formed as a control signal circuit layer, and part of the control signal circuit layer is formed as a resistance layer that increases input resistance when the circuit element receives a control signal (see fig. 2).
(FR) Afin de résoudre le problème de la présente invention, en augmentant la résistance de grille d'un élément semi-conducteur de puissance, alors que la variation du temps de commutation peut être commandée, la perte due à la résistance de grille devient plus grande et l'efficacité énergétique pour l'ensemble du système est réduite, la présente invention concerne un substrat isolant capable d'uniformiser les vitesses de commutation d'éléments de circuit tout en supprimant l'influence sur l'efficacité énergétique des éléments de circuit. Dans le substrat isolant selon la présente invention, une partie d'une couche de câblage est formée en tant que couche de circuit de signal de commande, et une partie de la couche de circuit de signal de commande est formée en tant que couche de résistance qui augmente la résistance d'entrée lorsque l'élément de circuit reçoit un signal de commande (voir figure 2).
(JA) パワー半導体素子のゲート抵抗値を大きくすることによりスイッチング時間のばらつきを調整することができる一方で、ゲート抵抗による損失が大きくなり、システム全体としての電力効率が低下するという課題がある。そこで、回路素子の電力効率に対する影響を抑制しつつ、回路素子のスイッチング速度を揃えることができる、絶縁基板を提供する。本発明に係る絶縁基板において、配線層の一部は制御信号回路層として形成されており、前記制御信号回路層の一部は回路素子が制御信号を受け取るときの入力抵抗値を増加させる抵抗層として形成されている(図2参照)。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)