Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018043008) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/043008 N° de la demande internationale : PCT/JP2017/027956
Date de publication : 08.03.2018 Date de dépôt international : 02.08.2017
CIB :
H01L 23/12 (2006.01) ,C09J 7/02 (2006.01) ,C09J 201/00 (2006.01) ,H01L 21/301 (2006.01) ,H01L 21/52 (2006.01) ,H01L 21/56 (2006.01) ,H01L 23/00 (2006.01) ,H01L 23/29 (2006.01) ,H01L 23/31 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
12
Supports, p.ex. substrats isolants non amovibles
C CHIMIE; MÉTALLURGIE
09
COLORANTS; PEINTURES; PRODUITS À POLIR; RÉSINES NATURELLES; ADHÉSIFS; COMPOSITIONS NON PRÉVUES AILLEURS; UTILISATIONS DE SUBSTANCES, NON PRÉVUES AILLEURS
J
ADHÉSIFS; ASPECTS NON MÉCANIQUES DES PROCÉDÉS DE COLLAGE EN GÉNÉRAL; PROCÉDÉS DE COLLAGE NON PRÉVUS AILLEURS; EMPLOI DE MATÉRIAUX COMME ADHÉSIFS
7
Adhésifs sous forme de films ou de pellicules
02
sur supports
C CHIMIE; MÉTALLURGIE
09
COLORANTS; PEINTURES; PRODUITS À POLIR; RÉSINES NATURELLES; ADHÉSIFS; COMPOSITIONS NON PRÉVUES AILLEURS; UTILISATIONS DE SUBSTANCES, NON PRÉVUES AILLEURS
J
ADHÉSIFS; ASPECTS NON MÉCANIQUES DES PROCÉDÉS DE COLLAGE EN GÉNÉRAL; PROCÉDÉS DE COLLAGE NON PRÉVUS AILLEURS; EMPLOI DE MATÉRIAUX COMME ADHÉSIFS
201
Adhésifs à base de composés macromoléculaires non spécifiés
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
30
Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes H01L21/20-H01L21/26162
301
pour subdiviser un corps semi-conducteur en parties distinctes, p.ex. cloisonnement en zones séparées
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
52
Montage des corps semi-conducteurs dans les conteneurs
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
56
Capsulations, p.ex. couches de capsulation, revêtements
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
28
Capsulations, p.ex. couches de capsulation, revêtements
29
caractérisées par le matériau
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
28
Capsulations, p.ex. couches de capsulation, revêtements
31
caractérisées par leur disposition
Déposants :
リンテック株式会社 LINTEC CORPORATION [JP/JP]; 東京都板橋区本町23番23号 23-23, Honcho, Itabashi-ku, Tokyo 1730001, JP
Inventeurs :
篠田 智則 SHINODA Tomonori; JP
根本 拓 NEMOTO Taku; JP
中西 勇人 NAKANISHI Hayato; JP
Mandataire :
特許業務法人樹之下知的財産事務所 KINOSHITA & ASSOCIATES; 東京都杉並区荻窪五丁目26番13号 3階 3rd Floor, 26-13, Ogikubo 5-chome, Suginami-ku, Tokyo 1670051, JP
Données relatives à la priorité :
2016-16915231.08.2016JP
Titre (EN) SEMICONDUCTOR DEVICE MANUFACTURING METHOD
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置の製造方法
Abrégé :
(EN) Disclosed is a semiconductor device manufacturing method characterized by including: a step for adhering a plurality of semiconductor elements, each having a circuit surface (W1) and an element rear surface (W2), to an adhesive layer of a supporting substrate (10) having the adhesive layer by having the element rear surface (W2) face the adhesive layer; a step for forming a sealing body (3) by sealing the semiconductor elements adhered to the supporting substrate (10); a step for forming an external terminal electrode on the sealing body (3), and electrically connecting to each other the external terminal electrode and the semiconductor elements adhered to the supporting substrate (10); a step for peeling the supporting substrate (10) from the sealing body (3) after electrically connecting the semiconductor elements and the external terminal electrode to each other, and exposing the element rear surface (W2) of each of the semiconductor elements; a step for forming a curable protection film forming layer on the exposed element rear surface (W2) of each of the semiconductor elements; and a step for forming a protection film by curing the protection film forming layer.
(FR) L'invention concerne un procédé de fabrication de dispositif à semi-conducteur caractérisé en ce qu'il comprend : une étape consistant à faire adhérer une pluralité d'éléments semi-conducteurs, chacun ayant une surface de circuit (W1) et une surface arrière d'élément (W2), à une couche adhésive d'un substrat de support (10) ayant la couche adhésive en ayant la surface arrière d'élément (W2) face à la couche adhésive; une étape de formation d'un corps d'étanchéité (3) en scellant les éléments semi-conducteurs collés au substrat de support (10); une étape consistant à former une électrode de borne externe sur le corps d'étanchéité (3), et se connectant électriquement l'une à l'autre l'électrode de borne externe et les éléments semi-conducteurs collés au substrat de support (10); une étape consistant à peler le substrat de support (10) à partir du corps d'étanchéité (3) après la connexion électrique des éléments semi-conducteurs et de l'électrode de borne externe l'un à l'autre, et l'exposition de la surface arrière d'élément (W2) de chacun des éléments semi-conducteurs; une étape consistant à former une couche de formation de film de protection durcissable sur la surface arrière de l'élément exposé (W2) de chacun des éléments semi-conducteurs; et une étape de formation d'un film de protection par durcissement de la couche de formation de film de protection.
(JA) 粘着剤層を有する支持基板(10)の前記粘着剤層に、回路面(W1)及び素子裏面(W2)を有する複数の半導体素子を、素子裏面(W2)を前記粘着剤層に向けて貼着する工程と、支持基板(10)に貼着された前記半導体素子を封止して、封止体(3)を形成する工程と、外部端子電極を封止体(3)に形成して、支持基板(10)に貼着された前記半導体素子と前記外部端子電極とを電気的に接続させる工程と、前記半導体素子と前記外部端子電極とを電気的に接続させた後に、支持基板(10)を封止体(3)から剥離して前記半導体素子の素子裏面(W2)を露出させる工程と、露出した前記半導体素子の素子裏面(W2)に硬化性の保護膜形成層を形成する工程と、前記保護膜形成層を硬化させて保護膜を形成する工程と、を含む、ことを特徴とする半導体装置の製造方法。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)