Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018042881) DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/042881 N° de la demande internationale : PCT/JP2017/024911
Date de publication : 08.03.2018 Date de dépôt international : 07.07.2017
CIB :
H03K 17/0814 (2006.01) ,H01L 21/822 (2006.01) ,H01L 27/04 (2006.01) ,H03K 17/695 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
17
Commutation ou ouverture de porte électronique, c. à d. par d'autres moyens que la fermeture et l'ouverture de contacts
08
Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension
081
sans réaction du circuit de sortie vers le circuit de commande
0814
par des dispositions prises dans le circuit de sortie
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78
avec une division ultérieure du substrat en plusieurs dispositifs individuels
82
pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822
le substrat étant un semi-conducteur, en utilisant une technologie au silicium
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
17
Commutation ou ouverture de porte électronique, c. à d. par d'autres moyens que la fermeture et l'ouverture de contacts
51
caractérisée par l'utilisation de composants spécifiés
56
par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs
687
les dispositifs étant des transistors à effet de champ
695
à charges inductives
Déposants :
日立オートモティブシステムズ株式会社 HITACHI AUTOMOTIVE SYSTEMS, LTD. [JP/JP]; 茨城県ひたちなか市高場2520番地 2520, Takaba, Hitachinaka-shi, Ibaraki 3128503, JP
Inventeurs :
和田 真一郎 WADA Shinichirou; JP
曽根原 理仁 SONEHARA Masahito; JP
Mandataire :
戸田 裕二 TODA Yuji; JP
Données relatives à la priorité :
2016-17071601.09.2016JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé :
(EN) Provided is a semiconductor device that can enhance the uniformity of the temperature of a transistor in an active clamp state while maintaining the current performance. A power transistor 14 is connected in parallel to a power transistor 13. An active clamp circuit 8 is provided on a path R1 extending from a junction point P1 between the power transistor 13 and the power transistor 14 to the gate of the power transistor 13, and is energized when the voltage at the junction point P1 exceeds a first threshold. An active clamp interruption circuit 12 is provided on a path R2 extending from the active clamp circuit 12 to the gate of the power transistor 14, and interrupts or suppresses the current flowing through the path R2.
(FR) L'invention concerne un dispositif à semi-conducteur permettant d'améliorer l'uniformité de la température d'un transistor dans un état de fixation actif tout en maintenant le rendement actuel. Un transistor de puissance (14) est connecté en parallèle à un transistor de puissance (13). Un circuit de fixation actif (8) est disposé sur un trajet (R1) partant d'un point de jonction (P1) entre le transistor de puissance (13) et le transistor de puissance (14) jusqu'à la grille du transistor de puissance (13), et est excité lorsque la tension au point de jonction (P1) dépasse un premier seuil. Un circuit d'interruption de fixation actif (12) est disposé sur un trajet (R2) partant du circuit de fixation actif (12) jusqu'à la grille du transistor de puissance (14), et interrompt ou supprime le courant circulant à travers le trajet (R2).
(JA) 電流性能を維持しつつ、アクティブクランプ状態におけるトランジスタの温度の均一性を向上することができる半導体装置を提供する。 パワートランジスタ14は、パワートランジスタ13に並列接続される。アクティブクランプ回路8は、パワートランジスタ13とパワートランジスタ14との間の接続点P1からパワートランジスタ13のゲートまでの経路R1に設けられ、接続点P1の電圧が第1閾値を超えた場合、導通する。アクティブクランプ遮断回路12は、アクティブクランプ回路12からパワートランジスタ14のゲートまでの経路R2に設けられ、経路R2に流れる電流を遮断又は抑制する。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)