Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018042761) PROCÉDÉ DE RODAGE DE TRANCHE DE SEMI-CONDUCTEUR, ET TRANCHE DE SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/042761 N° de la demande internationale : PCT/JP2017/017201
Date de publication : 08.03.2018 Date de dépôt international : 01.05.2017
CIB :
H01L 21/304 (2006.01) ,B24B 37/08 (2012.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
30
Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes H01L21/20-H01L21/26162
302
pour changer leurs caractéristiques physiques de surface ou leur forme, p.ex. gravure, polissage, découpage
304
Traitement mécanique, p.ex. meulage, polissage, coupe
B TECHNIQUES INDUSTRIELLES; TRANSPORTS
24
MEULAGE; POLISSAGE
B
MACHINES, DISPOSITIFS OU PROCÉDÉS POUR MEULER OU POUR POLIR; DRESSAGE OU REMISE EN ÉTAT DES SURFACES ABRASIVES; ALIMENTATION DES MACHINES EN MATÉRIAUX DE MEULAGE, DE POLISSAGE OU DE RODAGE
37
Machines ou dispositifs de rodage; Accessoires
04
conçus pour travailler les surfaces planes
07
caractérisés par le déplacement de la pièce ou de l'outil de rodage
08
pour un rodage double face
Déposants :
株式会社SUMCO SUMCO CORPORATION [JP/JP]; 東京都港区芝浦一丁目2番1号 2-1, Shibaura 1-chome, Minato-ku Tokyo 1058634, JP
Inventeurs :
橋本 大輔 HASHIMOTO Daisuke; JP
又川 敏 MATAGAWA Satoshi; JP
橋井 友裕 HASHII Tomohiro; JP
Mandataire :
杉村 憲司 SUGIMURA Kenji; JP
Données relatives à la priorité :
2016-16938331.08.2016JP
Titre (EN) SEMICONDUCTOR WAFER LAPPING METHOD AND SEMICONDUCTOR WAFER
(FR) PROCÉDÉ DE RODAGE DE TRANCHE DE SEMI-CONDUCTEUR, ET TRANCHE DE SEMI-CONDUCTEUR
(JA) 半導体ウェーハのラッピング方法および半導体ウェーハ
Abrégé :
(EN) Provided is a semiconductor wafer lapping method with which the occurrence of a ring-shaped pattern in a nanotopography map can be suppressed. The semiconductor wafer lapping method according to the present invention is characterized by comprising: a stopping step of stopping lapping of a semiconductor wafer W; an inverting step, after the stopping step, of inverting opposing surfaces of the semiconductor wafer W with respect to an upper surface plate 10A and a lower surface plate 10B; and a resuming step, after the inverting step, of resuming the lapping of the semiconductor wafer W while the inversion of the opposing surfaces Wa, Wb is maintained.
(FR) L'invention concerne un procédé de rodage de tranche de semi-conducteur avec lequel l'apparition d'un motif en forme d'anneau dans une carte de nano-topographie peut être empêchée. Le procédé de rodage de tranche de semi-conducteur selon la présente invention est caractérisé en ce qu'il comprend : une étape d'arrêt consistant à arrêter le rodage d'une tranche de semi-conducteur W; une étape d'inversion, après l'étape d'arrêt, de surfaces opposées d'inversion de la tranche de semi-conducteur W par rapport à une plaque de surface supérieure 10A et une plaque de surface inférieure 10B; et une étape de reprise, après l'étape d'inversion, reprenant le rodage de la tranche de semi-conducteur W tandis que l'inversion des surfaces opposées Wa, Wb est maintenue.
(JA) ナノトポグラフィ・マップにおけるリング状のパターンの発生を抑制できる半導体ウェーハのラッピング方法を提供する。本発明の半導体ウェーハのラッピング方法は、半導体ウェーハWのラッピングを停止する停止工程と、該停止工程の後、半導体ウェーハWの、上定盤10Aおよび下定盤10Bに対する対向面を反転させる反転工程と、該反転工程の後、対向面Wa,Wbの反転を維持したまま半導体ウェーハWのラッピングを再開する再開工程と、を含むことを特徴とする。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)