Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018042149) APPAREIL ET PROCÉDÉ DESTINÉS À COMMANDER L'ASSERTION D'UN SIGNAL DE DÉCLENCHEMENT VERS UN ENSEMBLE DE CIRCUITS DE TRAITEMENT
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/042149 N° de la demande internationale : PCT/GB2017/052363
Date de publication : 08.03.2018 Date de dépôt international : 10.08.2017
CIB :
G06F 11/36 (2006.01) ,G06F 11/30 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11
Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
36
Prévention d'erreurs en effectuant des tests ou par débogage de logiciel
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11
Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
30
Surveillance du fonctionnement
Déposants :
ARM LIMITED [GB/GB]; 110 Fulbourn Road Cherry Hinton Cambridge CB1 9NJ, GB
Inventeurs :
BOTMAN, François Christopher Jacques; GB
GROCUTT, Thomas Christopher; GB
HORLEY, John Michael; GB
WILLIAMS, Michael John; GB
Mandataire :
HORNER, David Richard; GB
Données relatives à la priorité :
1614752.231.08.2016GB
Titre (EN) AN APPARATUS AND METHOD FOR CONTROLLING ASSERTION OF A TRIGGER SIGNAL TO PROCESSING CIRCUITRY
(FR) APPAREIL ET PROCÉDÉ DESTINÉS À COMMANDER L'ASSERTION D'UN SIGNAL DE DÉCLENCHEMENT VERS UN ENSEMBLE DE CIRCUITS DE TRAITEMENT
Abrégé :
(EN) An apparatus and method are provided to control assertion of a trigger signal to processing circuitry. The apparatus has evaluation circuitry to receive program instruction execution information indicative of a program instruction executed by the processing circuitry, which is arranged to perform an evaluation operation to determine with reference to evaluation information whether the program instruction execution information indicates presence of a trigger condition. Trigger signal generation circuitry is used to assert a trigger signal to the processing circuitry in dependence on whether the trigger condition is determined to be present. Further, filter circuitry is arranged to receive event information indicative of at least one event occurring within the processing circuitry, and is arranged to determine with reference to filter control information and that event information whether a qualifying condition is present. The filter circuitry is arranged, on determining that the qualifying condition is not present, to prevent the presence of the trigger condition being notified to the trigger signal generation circuitry. This allows the monitoring of particular program instruction execution behaviour to be qualified so that the processing circuitry is only notified if in addition a qualifying event is determined to be present.
(FR) L'invention concerne un appareil et un procédé en vue de commander l'assertion d'un signal de déclenchement vers un ensemble de circuits de traitement. L'appareil comprend un ensemble de circuits d'évaluation en vue de recevoir des informations d'exécution d'instruction de programme indiquant une instruction de programme exécutée par l'ensemble de circuits de traitement, qui est agencé en vue de réaliser une opération d'évaluation en vue de déterminer en référence à des informations d'évaluation si les informations d'exécution d'instruction de programme indiquent la présence d'une condition de déclenchement. Un ensemble de circuits de génération de signal de déclenchement est utilisé en vue de donner l'assertion d'un signal de déclenchement à l'ensemble de circuits de traitement relativement à la détermination de la présence ou non de la condition de déclenchement. En outre, un ensemble de circuits de filtre est agencé en vue de recevoir des informations d'événement indiquant au moins un événement survenant à l'intérieur de l'ensemble de circuits de traitement, et est agencé en vue de déterminer, en référence aux informations de commande de filtre et de ces informations d'évènement, si une condition de qualification est présente. L'ensemble de circuits de filtrage est agencé, lorsqu'il est déterminé que la condition de qualification n'est pas présente, en vue d'empêcher la présence de la condition de déclenchement qui est notifiée à l'ensemble de circuits de génération de signal de déclenchement. Ceci permet à la surveillance du comportement d'exécution d'instruction de programme particulier d'être qualifié de telle sorte que l'ensemble de circuits de traitement n'est notifié que si, en plus, la présence d'un événement de qualification est déterminée.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)