Recherche dans les collections de brevets nationales et internationales

1. (WO2018039156) MATÉRIEL DE CORRECTION D'ERREUR AVEC DÉTECTION DE DÉFAUT

Pub. No.:    WO/2018/039156    International Application No.:    PCT/US2017/047890
Publication Date: Fri Mar 02 00:59:59 CET 2018 International Filing Date: Wed Aug 23 01:59:59 CEST 2017
IPC: G06F 11/16
G11C 29/42
B60W 30/00
Applicants: TEXAS INSTRUMENTS INCORPORATED
TEXAS INSTRUMENTS JAPAN LIMITED
Inventors: JALAN, Saket
PRATHAPAN, Indu
KARKISAVAL, Abhishek, Ganapati
Title: MATÉRIEL DE CORRECTION D'ERREUR AVEC DÉTECTION DE DÉFAUT
Abstract:
Dans des exemples décrits, un matériel de code de correction d'erreur (ECC) comprend une logique ECC de génération d'écriture (Gen) (115b) et un bloc ECC de contrôle (120b) couplé à une sortie ECC d'un circuit de mémoire (130) avec une logique ECC de lecture (120b 1 ) couplée à un circuit OU exclusif (120b2) qui délivre un signal de syndrome à un bloc de décodage de syndrome (120c) couplé à un bloc de correction d'erreur de bit unique (120d). Un premier MUX (115a) reçoit les données d'écriture et est en série avec une entrée de la logique ECC d'écriture (115b), ou un second MUX (120e) reçoit les données de lecture du circuit de mémoire (130) en série avec une entrée de la logique ECC de lecture (120b 1) Un connecteur de couplage croisé (150, 150') couple les données de lecture du circuit de mémoire (130) à une seconde entrée du premier MUX (115a), ou couple les données d'écriture à une seconde entrée du second MUX (120e). Un comparateur de bits ECC (135) compare une sortie de la logique ECC d'écriture (115b) à la sortie logique ECC de lecture (120b 1)