Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018038094) PROCÉDÉ DE FABRICATION DE CONDENSATEUR, PROCÉDÉ DE FABRICATION DE SUBSTRAT À CONDENSATEUR INTÉGRÉ, SUBSTRAT À CONDENSATEUR INTÉGRÉ ET COMPOSANT DE MONTAGE DE DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/038094 N° de la demande internationale : PCT/JP2017/029906
Date de publication : 01.03.2018 Date de dépôt international : 22.08.2017
CIB :
H05K 1/16 (2006.01) ,H01G 4/12 (2006.01) ,H01L 23/12 (2006.01) ,H05K 3/46 (2006.01)
H ÉLECTRICITÉ
05
TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
K
CIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
1
Circuits imprimés
16
comprenant des composants électriques imprimés incorporés, p.ex. une résistance, un condensateur, une inductance imprimés
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
G
CONDENSATEURS; CONDENSATEURS, REDRESSEURS, DÉTECTEURS, DISPOSITIFS DE COMMUTATION, DISPOSITIFS PHOTOSENSIBLES OU SENSIBLES À LA TEMPÉRATURE, DU TYPE ÉLECTROLYTIQUE
4
Condensateurs fixes; Procédés pour leur fabrication
002
Détails
018
Diélectriques
06
Diélectriques solides
08
Diélectriques inorganiques
12
Diélectriques céramiques
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
12
Supports, p.ex. substrats isolants non amovibles
H ÉLECTRICITÉ
05
TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
K
CIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
3
Appareils ou procédés pour la fabrication de circuits imprimés
46
Fabrication de circuits multi-couches
Déposants :
三浦 重信 MIURA, Shigenobu [JP/JP]; JP
Inventeurs :
三浦 重信 MIURA, Shigenobu; JP
Mandataire :
栗原浩之 KURIHARA, Hiroyuki; JP
山▲崎▼雄一郎 YAMAZAKI, Yuichiro; JP
Données relatives à la priorité :
2016-16221822.08.2016JP
Titre (EN) METHOD FOR MANUFACTURING CAPACITOR, METHOD FOR MANUFACTURING SUBSTRATE WITH BUILT-IN CAPACITOR, SUBSTRATE WITH BUILT-IN CAPACITOR, AND SEMICONDUCTOR DEVICE MOUNTING COMPONENT
(FR) PROCÉDÉ DE FABRICATION DE CONDENSATEUR, PROCÉDÉ DE FABRICATION DE SUBSTRAT À CONDENSATEUR INTÉGRÉ, SUBSTRAT À CONDENSATEUR INTÉGRÉ ET COMPOSANT DE MONTAGE DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) キャパシタの製造方法及びキャパシタ内蔵基板の製造方法並びにキャパシタ内蔵基板及び半導体装置実装部品
Abrégé :
(EN) Provided are: a step (1) for forming a first electrode 3A; a step (2) for forming a high dielectric thin film 5 on the first electrode 3A; a step (3) in which a solder-containing resin composition 6 that contains a resin component and a melting temperature transition-type solder is provided on the high dielectric thin film 5, degassing is performed, and the resin is filled into pinholes in the high dielectric thin film 5; a step (4) in which the melting temperature transition-type solder 6 is allowed to settle and a melting temperature transition-type solder layer 7 is formed on the high dielectric thin film 5; a step (5) for melting the melting temperature transition-type solder layer 7, and prompting the formation of an alloy to yield a conductor layer 8 for which the re-melting temperature is MP; a step (6) in which the resin component is hardened at a temperature lower than the melting temperature MP of the conductor layer 8 to make a resin hardened layer 9; and a step (7) for forming a through hole in the resin hardened layer 9 and exposing the conductor layer, and also forming a second electrode connected to the conductor layer.
(FR) L'invention concerne : une étape (1) pour former une première électrode 3A; une étape (2) pour former une couche mince à constante diélectrique élevée (5) sur la première électrode (3A); une étape (3) au cours de laquelle une composition de résine contenant de la brasure (6) qui renferme un composant de résine et une brasure de type transition de point de fusion est disposée sur la couche mince à constante diélectrique élevée (5), un dégazage étant effectué, et où la résine est introduite dans des trous d'épingle de la couche mince à constante diélectrique élevée (5); une étape (4) au cours de laquelle la brasure de type transition de température de fusion (6) peut se décanter et où une couche de brasure de type transition de température de fusion (7) est formée sur la couche mince à constante diélectrique élevée (5); une étape (5) pour faire fondre la couche de brasure de type transition de température de fusion (7), et provoquer la formation d'un alliage pour produire une couche conductrice (8) pour laquelle la température de refusion est MP; une étape (6) au cours de laquelle le composant de résine est durci à une température inférieure à la température de fusion MP de la couche conductrice (8) pour former une couche de résine durcie (9); et une étape (7) pour former un trou traversant dans la couche de résine durcie (9) et exposer la couche conductrice, et former également une seconde électrode connectée à la couche conductrice.
(JA) 第1電極3Aを形成する工程(1)と、前記第1電極3A上に高誘電体薄膜5を形成する工程(2)と、前記高誘電体薄膜5上に樹脂成分と溶融温度遷移型はんだとを含むはんだ含有樹脂組成物6を設けて脱泡して前記高誘電体薄膜5のピンホールに前記樹脂を充填する工程(3)と、前記溶融温度遷移型はんだ6を沈降させて前記高誘電体薄膜5上に溶融温度遷移型はんだ層7を形成する工程(4)と、前記溶融温度遷移型はんだ層7を溶融、合金化して再溶融温度がMPの導電体層8とする工程(5)と、前記導電体層8の溶融温度MPより低い温度で前記樹脂成分を硬化して樹脂硬化層9とする工程(6)と、前記樹脂硬化層9に貫通孔を形成して前記導電体層を露出するとともに当該導電体層に接続する第2電極を形成する工程(7)と、を具備する。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)