Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018037828) DISPOSITIF À SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/037828 N° de la demande internationale : PCT/JP2017/027286
Date de publication : 01.03.2018 Date de dépôt international : 27.07.2017
CIB :
G11C 29/14 (2006.01) ,G01R 31/28 (2006.01) ,G01R 31/3185 (2006.01) ,G06F 11/22 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
29
Vérification du fonctionnement correct des mémoires; Test de mémoires lors d'opération en mode de veille ou hors-ligne
04
Détection ou localisation d'éléments d'emmagasinage défectueux
08
Test fonctionnel, p.ex. test lors d'un rafraîchissement, auto-test à la mise sous tension (POST) ou test réparti
12
Dispositions intégrées pour les tests, p.ex. auto-test intégré (BIST)
14
Mise en œuvre d'une logique de commande, p.ex. décodeurs de mode de test
G PHYSIQUE
01
MÉTROLOGIE; ESSAIS
R
MESURE DES VARIABLES ÉLECTRIQUES; MESURE DES VARIABLES MAGNÉTIQUES
31
Dispositions pour vérifier les propriétés électriques; Dispositions pour la localisation des pannes électriques; Dispositions pour l'essai électrique caractérisées par ce qui est testé, non prévues ailleurs
28
Essai de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
G PHYSIQUE
01
MÉTROLOGIE; ESSAIS
R
MESURE DES VARIABLES ÉLECTRIQUES; MESURE DES VARIABLES MAGNÉTIQUES
31
Dispositions pour vérifier les propriétés électriques; Dispositions pour la localisation des pannes électriques; Dispositions pour l'essai électrique caractérisées par ce qui est testé, non prévues ailleurs
28
Essai de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
317
Essai de circuits numériques
3181
Essais fonctionnels
3185
Reconfiguration pour les essais, p.ex. LSSD, découpage
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11
Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
22
Détection ou localisation du matériel d'ordinateur défectueux en effectuant des tests pendant les opérations d'attente ou pendant les temps morts, p.ex. essais de mise en route
Déposants :
株式会社デンソー DENSO CORPORATION [JP/JP]; 愛知県刈谷市昭和町1丁目1番地 1-1, Showa-cho, Kariya-city, Aichi 4488661, JP
Inventeurs :
本島 六都也 MOTOJIMA, Mutsuya; JP
Mandataire :
特許業務法人 サトー国際特許事務所 SATO INTERNATIONAL PATENT FIRM; JP
Données relatives à la priorité :
2016-16465025.08.2016JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
Abrégé :
(EN) Provided is a semiconductor device comprising an internal nonvolatile memory element and an input terminal (A) for receiving an external test control signal input and a input signal for writing/erasing voltage, wherein the semiconductor device is provided with: an output terminal (B) for the test control signal; a positive pulse detection circuit (3) for detecting that the test control signal is positive and outputting the test control signal to the test control signal output terminal when the test control signal is positive; and a negative pulse detection circuit (4) for detecting that the test control signal is negative and outputting the inverted test control signal to the test control signal output terminal when the test control signal is negative.
(FR) L'invention concerne un dispositif à semi-conducteurs comprenant un élément de mémoire non volatile interne et un terminal d'entrée (A) pour recevoir une entrée de signal de commande de test externe et un signal d'entrée pour écrire/effacer une tension, le dispositif à semi-conducteurs étant pourvu : d'une borne de sortie (B) pour le signal de commande de test; d'un circuit de détection d'impulsion positive (3) pour détecter que le signal de commande de test est positif et délivrer en sortie le signal de commande de test à la borne de sortie de signal de commande de test lorsque le signal de commande de test est positif; et un circuit de détection d'impulsion négative (4) pour détecter que le signal de commande de test est négatif et délivrer en sortie le signal de commande de test inversé au terminal de sortie de signal de commande de test lorsque le signal de commande de test est négatif.
(JA) 内部に不揮発性メモリ素子を備え、外部からテスト制御信号入力および書込み/消去の電圧の入力信号を受ける入力端子(A)を備えた半導体装置であって、テスト制御信号の出力端子(B)と、前記テスト制御信号が正の場合にこれを検出して前記テスト制御信号出力端子に出力する正パルス検出回路(3)と、前記テスト制御信号が負の場合にこれを検出して反転させた信号を前記テスト制御信号出力端子に出力する負パルス検出回路(4)とを備えている。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)