Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018037736) DISPOSITIF À SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/037736 N° de la demande internationale : PCT/JP2017/024954
Date de publication : 01.03.2018 Date de dépôt international : 07.07.2017
CIB :
H01L 21/3205 (2006.01) ,H01L 21/60 (2006.01) ,H01L 21/768 (2006.01) ,H01L 23/522 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
30
Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes H01L21/20-H01L21/26162
31
pour former des couches isolantes en surface, p.ex. pour masquer ou en utilisant des techniques photolithographiques; Post-traitement de ces couches; Emploi de matériaux spécifiés pour ces couches
3205
Dépôt de couches non isolantes, p.ex. conductrices ou résistives, sur des couches isolantes; Post-traitement de ces couches
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
60
Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71
Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
768
Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
52
Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre
522
comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
Déposants :
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
Inventeurs :
鈴木 裕彌 SUZUKI Hiroyoshi; JP
岡部 博明 OKABE Hiroaki; JP
Mandataire :
吉竹 英俊 YOSHITAKE Hidetoshi; JP
有田 貴弘 ARITA Takahiro; JP
Données relatives à la priorité :
2016-16175122.08.2016JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
Abrégé :
(EN) The purpose of the present invention is to inhibit cracking in an interlayer insulation film caused by growth of Cu crystal grains. A semiconductor device (101) is provided with: a source region (5); an interlayer insulation film (7) formed on the source region (5) so as to be provided with an opening, the interlayer insulation film (7) comprising silicon oxide; a Cu electrode (1) electrically connected to the source region (5) through the opening in the interlayer insulation film (7), an end part of the Cu electrode (1) being positioned on the interlayer insulation film (7) on the inside of an end part of the interlayer insulation film (7); and a stress relaxation layer (13) formed between the Cu electrode (1) and the interlayer insulation film (7) and provided from the inside to the outside of the end part of the Cu electrode (1), the stress relaxation layer (13) comprising a material having a higher fracture toughness value than the interlayer insulation film (7).
(FR) Le but de la présente invention est d'empêcher la fissuration dans un film d'isolation inter-couche provoqué par la croissance de grains de cristal de Cu. Un dispositif à semi-conducteur (101) comprend : une région de source (5); un film d'isolation inter-couche (7) formé sur la région de source (5) de manière à être pourvu d'une ouverture, le film d'isolation inter-couche (7) comprenant de l'oxyde de silicium; une électrode de Cu (1) connectée électriquement à la région de source (5) à travers l'ouverture dans le film d'isolation inter-couche (7), une partie d'extrémité de l'électrode de Cu (1) étant positionnée sur le film d'isolation inter-couche (7) sur l'intérieur d'une partie d'extrémité du film d'isolation inter-couche (7); et une couche de relaxation de contrainte (13) formée entre l'électrode de Cu (1) et le film d'isolation inter-couche (7) et fournie de l'intérieur vers l'extérieur de la partie d'extrémité de l'électrode de Cu (1), la couche de relaxation de contrainte (13) comprenant un matériau ayant une valeur de résistance à la rupture supérieure à celle du film d'isolation inter-couche (7).
(JA) 本発明は、Cu結晶粒の成長による層間絶縁膜のクラックを抑制することを目的とする。半導体装置(101)は、ソース領域(5)と、ソース領域(5)上に開口部を有して形成され酸化珪素からなる層間絶縁膜(7)と、層間絶縁膜(7)の開口部を介してソース領域(5)と電気的に接続し、その端部が前記層間絶縁膜(7)の端部の内側の前記層間絶縁膜(7)上に位置するCu電極(1)と、Cu電極(1)と層間絶縁膜(7)との間に形成され、層間絶縁膜(7)より破壊靭性値が大きい材料からなり、Cu電極(1)の端部の内側から外側に亘って設けられる応力緩和層(13)と、を備える。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)