WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018037522) PROCÉDÉ DE FABRICATION POUR DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/037522    N° de la demande internationale :    PCT/JP2016/074741
Date de publication : 01.03.2018 Date de dépôt international : 25.08.2016
CIB :
H01L 21/28 (2006.01), H01L 21/329 (2006.01), H01L 29/868 (2006.01)
Déposants : MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310 (JP)
Inventeurs : KACHI Takao; (JP).
YOSHIURA Yasuhiro; (JP)
Mandataire : YOSHITAKE Hidetoshi; (JP).
ARITA Takahiro; (JP)
Données relatives à la priorité :
Titre (EN) MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE FABRICATION POUR DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置の製造方法
Abrégé : front page image
(EN)The purpose of the present invention is to easily perform an electric specification test for guaranteeing the quality of a semiconductor device against pattern defects or damage of electrodes. This manufacturing method for a semiconductor device includes: performing, on a semiconductor device having a semiconductor substrate (1), a first semiconductor layer (2) formed on a first main surface (1a) side of the semiconductor substrate (1), and a first electrode film (5) formed on the first semiconductor layer (2) in contact therewith, a first etching from the top of the first electrode film (5) with a higher selectivity for the semiconductor material of the first semiconductor layer (2) than the material of the first electrode film (5); at least partially removing a region of the first semiconductor layer (2) below a pattern defect area (5a) or damaged area (5b) of the first electrode film (5); and forming an electrode film (8) on the pattern defect area (5a) or damaged area (5b) of the first electrode film (5).
(FR)Le but de la présente invention est de réaliser facilement un test de spécification électrique pour garantir la qualité d'un dispositif à semi-conducteur contre des défauts de motif ou des dommages d'électrodes. Ce procédé de fabrication d'un dispositif à semi-conducteur comprend : la réalisation, sur un dispositif à semi-conducteur ayant un substrat semi-conducteur (1), d'une première couche semi-conductrice (2) formée sur un coté d'une première surface principale (1a) du substrat semi-conducteur (1), et un premier film d'électrode (5) formé sur la première couche semi-conductrice (2) en contact avec celui-ci, une première gravure à partir de la partie supérieure du premier film d'électrode (5) avec une sélectivité supérieure pour le matériau semi-conducteur de la première couche semi-conductrice (2) au matériau du premier film d'électrode (5); éliminer au moins partiellement une région de la première couche semi-conductrice (2) en-dessous d'une zone de défaut de motif (5a) ou d'une zone endommagée (5b) du premier film d'électrode (5); et former un film d'électrode (8) sur la zone de défaut de motif (5a) ou la zone endommagée (5b) du premier film d'électrode (5).
(JA)本発明は、電極のパターン欠陥又は欠損に対して半導体装置の品質を保証するための電気特定試験を、簡便に行うことを目的とする。本発明に係る半導体装置の製造方法は、半導体基板(1)と、半導体基板(1)の第1主面(1a)側に形成された第1半導体層(2)と、第1半導体層(2)上にこれに接して形成された第1電極膜(5)と、を有する半導体装置に、第1電極膜(5)上から、第1電極膜(5)の材料より第1半導体層(2)の半導体材料に対する選択比が高い第1エッチングを行い、第1半導体層(2)の、第1電極膜(5)のパターン欠陥箇所(5a)又は欠損箇所(5b)の下の領域を少なくとも部分的に除去し、第1電極膜(5)のパターン欠陥箇所(5a)又は欠損箇所(5b)に電極膜(8)を形成する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)