Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018036559) DISPOSITIF DE DÉBOGAGE JTAG ET PROCÉDÉ DE DÉBOGAGE JTAG
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation
N° de publication : WO/2018/036559 N° de la demande internationale : PCT/CN2017/099073
Date de publication : 01.03.2018 Date de dépôt international : 25.08.2017
CIB :
G06F 11/26 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11
Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
22
Détection ou localisation du matériel d'ordinateur défectueux en effectuant des tests pendant les opérations d'attente ou pendant les temps morts, p.ex. essais de mise en route
26
Essais fonctionnels
Déposants :
华为技术有限公司 HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; 中国广东省深圳市 龙岗区坂田华为总部办公楼 Huawei Administration Building, Bantian, Longgang District Shenzhen, Guangdong 518129, CN
Inventeurs :
邓惠娟 DENG, Huijuan; CN
马进 MA, Jin; CN
刘宇 LIU, Yu; CN
汪浩 WANG, Hao; CN
Données relatives à la priorité :
201610740658.526.08.2016CN
Titre (EN) JTAG DEBUGGING DEVICE AND JTAG DEBUGGING METHOD
(FR) DISPOSITIF DE DÉBOGAGE JTAG ET PROCÉDÉ DE DÉBOGAGE JTAG
(ZH) JTAG调试装置以及JTAG调试方法
Abrégé :
(EN) A JTAG debugging device and JTAG debugging method. The JTAG debugging device (1) is used to debug a to-be debugged unit (3) in a chip, the JTAG debugging device (1) comprises: a TAP controller (11) configured to communicate with the outside via an external JTAG port (2) and generate a debugging signal comprising an address of the to-be debugged unit and a debugging instruction, wherein the debugging signal is a JTAG port signal based on a JTAG protocol; a signal conversion unit (12) configured to receive the debugging signal output by the TAP controller (11) and convert the debugging signal from the JTAG port signal into a bus slave port signal capable of accessing a slave port of the unit to be debugged; and a bus (19) configured to acquire the debugging signal output by the signal conversion unit (12) and converted into the bus slave port signal, and transmit, based on the debugging signal, the debugging instruction to the to-be-debugged unit indicated by the address of the to-be debugged unit (3). The JTAG device and debugging method can debug the internal logic of a chip where a fault occurs to a processor or there is no processor.
(FR) L'invention concerne un dispositif de débogage JTAG et un procédé de débogage JTAG. Le dispositif de débogage JTAG (1) est utilisé pour déboguer une unité à déboguer (3) dans une puce, le dispositif de débogage JTAG (1) comprend : un contrôleur TAP (11) configuré pour communiquer avec l'extérieur par l'intermédiaire d'un port JTAG externe (2) et générer un signal de débogage comprenant une adresse de l'unité à déboguer et une instruction de débogage, le signal de débogage étant un signal de port JTAG basé sur un protocole JTAG; une unité de conversion de signal (12) configurée pour recevoir le signal de débogage délivré par le contrôleur TAP (11) et convertir le signal de débogage du signal de port JTAG en un signal de port esclave de bus capable d'accéder à un port esclave de l'unité à déboguer; et un bus (19) configuré pour acquérir le signal de débogage délivré par l'unité de conversion de signal (12) et convertie en signal de port esclave de bus, et transmettre, sur la base du signal de débogage, l'instruction de débogage à l'unité à déboguer indiquée par l'adresse de l'unité à déboguer (3). Le dispositif JTAG et le procédé de débogage peuvent déboguer la logique interne d'une puce où un défaut se produit dans un processeur ou s'il n'y a pas de processeur.
(ZH) 一种JTAG调制装置以及JTAG调试方法，JTAG调试装置(1)用于调试芯片中的待调试单元(3)，JTAG调试装置(1)包括：TAP控制器(11)，被配置为经由外部的JTAG端口(2)与外部进行通信，并基于从JTAG端口(2)接收的信号生成包含待调试单元地址以及调试指令的调试信号，调试信号是基于JTAG协议的JTAG端口信号；信号转换单元(12)，被配置为接收TAP控制器(11)输出的调试信号，并将调试信号从JTAG端口信号转换成能够对所述待调试单元的从端口进行访问的总线从端口信号；以及总线(19)，被配置为获取信号转换单元(12)输出的被转换为总线从端口信号的调试信号，并基于调试信号将调试指令传输给待调试单元地址所指示的待调试单元(3)。上述JTAG装置及调试方法能够在处理器发生故障或者没有处理器参与的情况下实现对芯片内部逻辑的调试。
 front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)