WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018033344) PROCÉDÉ ET DISPOSITIF DE TRAITEMENT DE DONNÉES REDONDANT
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/033344    N° de la demande internationale :    PCT/EP2017/068635
Date de publication : 22.02.2018 Date de dépôt international : 24.07.2017
CIB :
G06F 11/16 (2006.01)
Déposants : SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Werner-von-Siemens-Straße 1 80333 München (DE)
Inventeurs : ECKELMANN-WENDT, Uwe; (DE).
GERKEN, Stefan; (DE)
Données relatives à la priorité :
10 2016 215 345.5 17.08.2016 DE
Titre (DE) VERFAHREN UND VORRICHTUNG ZUR REDUNDANTEN DATENVERARBEITUNG
(EN) METHOD AND APPARATUS FOR REDUNDANT DATA PROCESSING
(FR) PROCÉDÉ ET DISPOSITIF DE TRAITEMENT DE DONNÉES REDONDANT
Abrégé : front page image
(DE)Eine Anordnung (10) zur redundanten Datenverarbeitung umfasst einen integrierten Schaltkreis (20), in dem die Funktionalität eines Mehrkernprozessors (30) implementiert ist. Prozessorkerne (40; 50) des Mehrkernprozessors sind jeweils ausgebildet, ein Nutzprogramm auszuführen, wobei Ergebnisse, die sich aus einer Ausführung des Nutzprogramms durch verschiedene der Prozessorkerne ergeben, mittels eines Vergleichsbausteins (60) der Anordnung verglichen werden können. Die Prozessorkerne unterscheiden sich untereinander hinsichtlich einer Adress- oder Datenstruktur (AS1, AS2; DS1, DS2), die seitens eines Prozessorkerns jeweils zum Abspeichern und Auslesen von Daten in oder aus einem dem jeweiligen Prozessorkern zugeordneten Speicherbereich (70; 80) verwendet wird. Die einzelnen Prozessorkerne sind in dem integrierten Schaltkreis hardwaremäßig zumindest teilweise separat implementiert.
(EN)An arrangement (10) for redundant data processing comprises an integrated circuit (20) in which the functionality of a multi-core processor (30) is implemented. Processor cores (40; 50) of the multi-core processor are each designed to execute a useful program, wherein results which emerge from execution of the useful program by different ones of the processor cores can be compared by means of a comparison module (60) of the arrangement. The processor cores differ from one another with respect to an address or data structure (AS1, AS2; DS1, DS2) which is used by a processor core to respectively store and read data in or from a memory area (70; 80) assigned to the particular processor core. The individual processor cores are at least partially implemented separately in the integrated circuit using hardware.
(FR)Un dispositif (10) de traitement de données redondant comprend un circuit intégré (20) dans lequel la fonctionnalité d’un processeur multi-cœur (30) est mise en œuvre. Les cœurs de processeur (40 ; 50) du processeur multi-cœur sont conçus chacun pour exécuter un programme utilitaire. Les résultats de l’exécution du programme utilitaire par différents cœurs de processeur peuvent être comparés au moyen d’un module de comparaison (60) du dispositif. Les cœurs de processeur diffèrent les uns des autres par une structure d’adresses ou de données (AS1, AS2 ; DS1, DS2) utilisée par un cœur de processeur pour mémoriser et lire des données dans une zone de mémoire (70 ; 80) associée au cœur de processeur respectif. Les cœurs de processeur individuels sont implémentés matériellement, au moins en partie séparément, dans le circuit intégré.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)