WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018031645) SYSTÈMES ET PROCÉDÉS POUR COORDONNER LE TRAITEMENT D'INSTRUCTIONS ENTRE DE MULTIPLES COMPOSANTS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/031645    N° de la demande internationale :    PCT/US2017/046082
Date de publication : 15.02.2018 Date de dépôt international : 09.08.2017
CIB :
G06Q 20/00 (2012.01)
Déposants : CHICAGO MERCANTILE EXCHANGE INC. [US/US]; 20 South Wacker Drive Chicago, IL 60606 (US)
Inventeurs : BONIG, Zachary; (US).
THILL, Eric; (US).
PECK-WALDEN, Pearce; (US).
ACUNA-ROHTER, Jose Antonio; (US).
GALSTER, Barry; (US).
STEUBER, Neil; (US).
BAILEY, James; (US).
SIDDALL, Jake; (US)
Mandataire : KATZ, James L.; (US)
Données relatives à la priorité :
15/232,224 09.08.2016 US
Titre (EN) SYSTEMS AND METHODS FOR COORDINATING PROCESSING OF INSTRUCTIONS ACROSS MULTIPLE COMPONENTS
(FR) SYSTÈMES ET PROCÉDÉS POUR COORDONNER LE TRAITEMENT D'INSTRUCTIONS ENTRE DE MULTIPLES COMPOSANTS
Abrégé : front page image
(EN)The disclosed embodiments relate to implementation of a trading system or trading system architecture having multiple transaction processors that process or execute instructions. The instructions are sent to the transaction processors before they are to be executed, so that when an instruction identifier corresponding to a pre-sent or pre-loaded instruction is sent to a transaction processor, the transaction processor can retrieve and execute the corresponding instruction without unnecessary delay, thus reducing transaction processing latency and improving computing efficiency.
(FR)Les modes de réalisation décrits ont trait à la mise en oeuvre d'un système commercial ou d'une architecture de système commercial comportant de multiples processeurs de transaction qui traitent ou exécutent des instructions. Les instructions sont envoyées aux processeurs de transaction avant d'être exécutées, de sorte que lorsqu'un identifiant d'instruction correspondant à une instruction préalablement envoyée ou préchargée, est envoyé à un processeur de transaction, le processeur de transaction peut récupérer et exécuter l'instruction correspondante sans retard inutile, ce qui permet de réduire le temps d'attente de traitement de transaction et d'améliorer l'efficacité de calcul.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)