WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018031213) ENSEMBLE SEMI-CONDUCTEUR ET PROCÉDÉ POUR SA RÉALISATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/031213    N° de la demande internationale :    PCT/US2017/043127
Date de publication : 15.02.2018 Date de dépôt international : 20.07.2017
CIB :
H01L 23/367 (2006.01), H01L 23/498 (2006.01)
Déposants : QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714 (US)
Inventeurs : KIM, Daeik Daniel; (US).
FU, Jie; (US).
ALDRETE, Manuel; (US).
KIM, Jonghae; (US).
YUN, Changhan Hobie; (US).
BERDY, David Francis; (US).
ZUO, Chengjie; (US).
VELEZ, Mario Francisco; (US)
Mandataire : OLDS, Mark E.; (US).
CICCOZZI, John L.; (US).
PODHAJNY, Daniel; (US)
Données relatives à la priorité :
15/233,902 10.08.2016 US
Titre (EN) SEMICONDUCTOR ASSEMBLY AND METHOD OF MAKING SAME
(FR) ENSEMBLE SEMI-CONDUCTEUR ET PROCÉDÉ POUR SA RÉALISATION
Abrégé : front page image
(EN)A semiconductor device according to some examples of the disclosure may include a package substrate, a semiconductor die coupled to one side of the package substrate with a first set of contacts on an active side of the semiconductor die and coupled to a plurality of solder prints with a second set of contacts on a back side of the semiconductor die. The semiconductor die may include a plurality of vias connecting the first set of contacts to the second set of contacts and configured to allow heat to be transferred from the active side of the die to the plurality of solder prints for a shorter heat dissipation path.
(FR)Selon certains exemples, la présente invention concerne un dispositif à semi-conducteur pouvant comprendre un substrat de boîtier, une puce semi-conductrice couplée à un côté du substrat de boîtier avec un premier ensemble de contacts sur un côté actif de la puce semi-conductrice et couplée à une pluralité d'empreintes de soudure avec un second ensemble de contacts sur un côté arrière de la puce semi-conductrice. La puce semi-conductrice peut comprendre une pluralité de trous d'interconnexion reliant le premier ensemble de contacts au second ensemble de contacts et conçus pour permettre le transfert de chaleur du côté actif de la puce à la pluralité d'empreintes de soudure pour un trajet de dissipation de chaleur plus court.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)