WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018026460) ALIGNEMENT DYNAMIQUE DE PHASE DE DONNÉES D'HORLOGE DANS UN CIRCUIT D'INTERFACE SYNCHRONISANT UNE SOURCE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/026460    N° de la demande internationale :    PCT/US2017/040999
Date de publication : 08.02.2018 Date de dépôt international : 07.07.2017
CIB :
H04L 7/00 (2006.01), H03K 19/177 (2006.01), G06F 1/12 (2006.01)
Déposants : ALTERA CORPORATION [US/US]; 101 Innovation Drive San Jose, CA 95134-1941 (US)
Inventeurs : PATIL, Dinesh; (US).
CHAN, Kok, Hong; (MY).
WONG, Wai, Tat; (MY).
KHOR, Chuan, Thim; (MY)
Mandataire : CHO, Lawrence M.; (US)
Données relatives à la priorité :
15/226,037 02.08.2016 US
Titre (EN) DYNAMIC CLOCK-DATA PHASE ALIGNMENT IN A SOURCE SYNCHRONOUS INTERFACE CIRCUIT
(FR) ALIGNEMENT DYNAMIQUE DE PHASE DE DONNÉES D'HORLOGE DANS UN CIRCUIT D'INTERFACE SYNCHRONISANT UNE SOURCE
Abrégé : front page image
(EN)The present embodiments relate to clock-data phase alignment circuitry in source-synchronous interface circuits. Source-synchronous interface standards require the transmission and reception of a clock signal that is transmitted separately from the data signal. On the receiver side, the clock signal must be phase shifted relative to the data signal to enable the capture of the data. Clock-data phase alignment circuitry is presented that may receive a differential clock with complementary clock signals CLK_P and CLK_N. An adjustable delay circuit and clock distribution network may delay clock signal CLK_P and provide the delayed clock signal to a storage circuit that may store the data signal. A replica clock distribution network and a replica adjustable delay circuit may form a feedback path and provide the delayed first clock signal back to clock phase adjustment circuitry which may control the adjustment of the adjustable delay circuit and the replica adjustable delay circuit.
(FR)Les modes de réalisation de la présente invention concernent des circuits d'alignement de phase de données d'horloge dans des circuits d'interface synchronisant une source. Les normes d'interface synchronisant une source nécessitent l'émission et la réception d'un signal d'horloge qui est émis séparément du signal de données. Du côté du récepteur, le signal d'horloge doit être déphasé par rapport au signal de données pour permettre la capture des données. Des circuits d'alignement de phase de données d'horloge sont présentés, qui peuvent recevoir une horloge différentielle avec des signaux d'horloge complémentaires CLK_P et CLK_N. Un circuit à retard réglable et un réseau de distribution d'horloge peuvent retarder le signal d'horloge CLK_P et fournir le signal d'horloge retardé à un circuit de stockage qui peut stocker le signal de données. Une copie de réseau de distribution d'horloge et une copie de circuit de retard réglable peuvent former un chemin de rétroaction et rendre le premier signal d'horloge retardé à des circuits de réglage de phase d'horloge qui peuvent commander le réglage du circuit de retard réglable et de la copie de circuit de retard réglable.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)