WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018025839) DISPOSITIF À SEMI-CONDUCTEUR, MODULE À SEMI-CONDUCTEUR ET DISPOSITIF DE BOÎTIER À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/025839    N° de la demande internationale :    PCT/JP2017/027829
Date de publication : 08.02.2018 Date de dépôt international : 01.08.2017
CIB :
H01L 29/78 (2006.01), H01L 21/3205 (2006.01), H01L 21/768 (2006.01), H01L 21/8234 (2006.01), H01L 23/12 (2006.01), H01L 23/522 (2006.01), H01L 25/07 (2006.01), H01L 25/18 (2006.01), H01L 27/088 (2006.01)
Déposants : PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD. [JP/JP]; 1-61, Shiromi 2-chome, Chuo-ku, Osaka-shi, Osaka 5406207 (JP)
Inventeurs : YASUDA Eiji; (--).
IMAI Toshikazu; (--).
OKAWA Ryosuke; (--).
IMAMURA Takeshi; (--).
SAKAMOTO Mitsuaki; (--).
YOSHIDA Kazuma; (--).
HIRAKO Masaaki; (--).
MASUMOTO Yasuyuki; (--).
SOTA Shigetoshi; (--).
OOTA Tomonari; (--)
Mandataire : KAMATA Kenji; (JP).
MAEDA Hiroo; (JP)
Données relatives à la priorité :
62/369921 02.08.2016 US
Titre (EN) SEMICONDUCTOR DEVICE, SEMICONDUCTOR MODULE, AND SEMICONDUCTOR PACKAGE DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR, MODULE À SEMI-CONDUCTEUR ET DISPOSITIF DE BOÎTIER À SEMI-CONDUCTEUR
(JA) 半導体装置、半導体モジュール、および半導体パッケージ装置
Abrégé : front page image
(EN)The present invention includes: a semiconductor substrate (32) containing a first conductive type impurity; a low concentration impurity layer (33) including a first conductive type impurity at a lower concentration than the concentration of the first conductive type impurity in the semiconductor substrate (32); a backside electrode (31) composed of a metal material; and transistors (10, 20) formed in the low concentration impurity layer (33), wherein the transistor (10) has a first source electrode (11) and a first gate electrode (19) on the surface of the low concentration impurity layer (33), the transistor (20) has a second source electrode (21) and a second gate electrode (29) on the surface of the low concentration impurity layer (33), the semiconductor substrate (32) acts as a common drain region of the transistors (10, 20), the thickness a of the backside electrode (31) is 25 μm to 35 μm, and the ratio a/b of the thickness a of the backside electrode (31) to the thickness b of a semiconductor layer including the semiconductor substrate (32) and the low concentration impurity layer (33) is equal to or greater than 0.32.
(FR)La présente invention comprend : un substrat semi-conducteur (32) contenant une première impureté de type conducteur; une couche d'impuretés à faible concentration (33) comprenant une impureté de premier type conducteur à une concentration inférieure à la concentration de l'impureté de premier type conducteur dans le substrat semi-conducteur (32); une électrode arrière (31) composé d'un matériau métallique; et des transistors (10, 20) formés dans la couche d'impuretés à faible concentration (33), le transistor (10) comporte une première électrode de source (11) et une première électrode de grille (19) sur la surface de la couche d'impuretés de faible concentration (33), le transistor (20) comporte une seconde électrode de source (21) et une seconde électrode de grille (29) sur la surface de la couche d'impuretés à faible concentration (33), le substrat semi-conducteur (32) agit comme une région de drain commune des transistors (10, 20), l'épaisseur a de l'électrode arrière (31) est de 25 µm à 35 µm, et le rapport a/b de l'épaisseur a de l'électrode arrière (31) à l'épaisseur b d'une couche semi-conductrice comprenant le substrat semi-conducteur (32) et la couche d'impuretés à faible concentration (33) est égale ou supérieure à 0,32.
(JA)第1導電型の不純物を含む半導体基板(32)と、半導体基板(32)の第1導電型の不純物の濃度より低い濃度の第1導電型の不純物を含む低濃度不純物層(33)と、金属材料で構成された裏面電極(31)と、低濃度不純物層(33)内に形成されたトランジスタ(10、20)と、を有し、トランジスタ(10)は低濃度不純物層(33)の表面に第1のソース電極(11)と第1のゲート電極(19)を有し、トランジスタ(20)は低濃度不純物層(33)の表面に第2のソース電極(21)と第2のゲート電極(29)を有し、半導体基板(32)は、トランジスタ(10、20)の共通ドレイン領域として働き、裏面電極(31)の厚さaは25μm以上35μm以下であり、裏面電極(31)の厚さaの半導体基板(32)と低濃度不純物層(33)とを含む半導体層の厚さbに対する比a/bは0.32以上である。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)